產品資訊
- 首页
- 产品资讯
- Value Line
- MG32F02D SERIES
- MG32F02D032
MG32F02D SERIES
MG32F02D032
CPU 核心
ARM 32位 Cortex-M0 CPU- 运行频率最高 24MHz
- 内置 NVIC（嵌套向量中断控制器），支持 32 个外部中断输入及 4 级优先级
- 内置 24 位系统滴答定时器 (System Tick Timer)
- 内置单周期 32 位乘法器
- 内置 SWD 串行调试接口，支持 2 个观察点 (watchpoint) 和 4 个断点 (breakpoint)
- Flash 存储器
- 内置 32KB Flash 存储器，用于存放应用程序代码
- 内置 6KB Flash 存储器，用于存放 ISP 代码和 IAP 数据
- 支持 ISP（在系统编程），用于更新应用程序代码
支持 ISP 引导代码 (boot code) 的 Flash 区域大小可编程配置
- 支持 IAP（在应用编程），用于更新应用程序数据
- 支持 IAP Flash 区域大小可编程配置
- 支持 ICP（在电路编程），可通过 SWD 接口更新 ISP 引导代码
- 支持以 512 字节为单位的 Flash 页面擦除
- SRAM 存储器
- 内置 2KB + 128 字节 SRAM
- 电源
- 内置用于核心逻辑供电的稳压器
- 内置欠压检测器 (BOD)
- BOD1 检测阈值可选：4.2V/3.6V/2.4V/2.0V
- 内置电源管理控制器，具备掉电与唤醒控制功能
- 支持三种电源工作模式
- ON（正常）模式，以及 SLEEP 和 STOP 掉电模式
- 支持通过多种源从 SLEEP/STOP 模式唤醒
- 复位
- 内置 POR（上电复位）电路
- 内置复位源控制器
- 支持可编程的芯片冷复位 (cold reset) 和热复位 (warm reset)
- 支持内部模块的独立软件复位控制
- 提供多种复位源
- POR/BOD/外部复位引脚输入/软件强制复位
- IWDT（独立看门狗定时器）
- 非法地址错误复位/Flash 访问保护错误复位
- 时钟丢失检测 (MCD) 复位
- 时钟
- 内置 32kHz ILRCO（内部低频 RC 振荡器）
- 内置 IHRCO（内部高频 RC 振荡器）
- 在+25℃下校准至24MHz ±1%
- 支持最高24MHz的外部时钟输入
- 内置时钟源控制器，具备针对各模块的独立时钟使能控制功能
- GPIO
- 支持通用IO引脚应用
- QFN20封装最多支持13个GPIO引脚
- 提供引脚独立的IO模式选择
- 推挽输出
- 准双向（仅限PC引脚）
- 开漏输出
- 高阻抗数字输入
- 模拟IO
- 灵活的引脚复用功能选择
- 支持引脚独立的驱动能力（驱动强度）配置
- 支持引脚独立的IO去毛刺滤波功能
- 支持引脚独立的输入反相选择
- 支持引脚独立的上拉选项
- 支持引脚独立的高速模式选项（RSTN和XIN引脚除外）
- 复位后可选择保持GPIO引脚状态及IO模式设置
- 中断支持
- 内置一个EXIC（外部中断控制器），用于连接NVIC
- 支持独立的高/低电平及上升/下降沿触发选择
- 内置一个WIC（唤醒中断控制器），用于唤醒事件控制
- 所有GPIO引脚均可配置为中断源及键盘输入
- 支持中断功能的端口“或”（OR）逻辑
- 支持利用外部引脚实现CPU NMI（不可屏蔽中断）功能
- 定时器
- 提供六个定时器/计数器：TM00、TM01、TM36
- 定时器模块通用功能
- 可选的全计数、级联及独立定时器操作模式
- 支持多种内部及外部信号作为定时器时钟源或触发源
- 支持定时器复位、触发启动及触发源时钟门控功能
- 支持定时器溢出信号作为时钟输出至外部引脚
- 支持基于主计数器计数值的自动停止模式
- 提供TM36定时器模块
- 16位定时器，配备16位预分频器
- 2个CCP（输入捕获/输出比较/PWM）通道
- 2个具备OCN（互补输出比较）功能的CCP通道
- PWM功能支持中心/边沿对齐、死区控制及刹车（Break）控制
- 具备用于自动停止模式的额外重复计数器
- 支持占空比捕获功能
- PWM输出时钟源最高可达96MHz
- 提供TM0x 定时器模块 (TM00, TM01)
- 8位定时器，配备8位预分频器
- 看门狗定时器
- 内置一个独立看门狗定时器 (IWDT)
- 8位递减计数器，配备12位预分频器，由ILRCO时钟驱动
- 支持在SLEEP（睡眠）和STOP（停止）模式下运行
- 计数器下溢时可选择触发复位或中断
- 支持两个带中断功能的提前唤醒比较器
- I2C
- 提供一个I2C模块：I2C0
- I2C模块通用功能
- 支持主模式和从模式
- 支持可编程时钟速率控制，速率最高可达400 kHz
- 主模式下支持可编程的高/低电平周期控制
- 从模式下支持时钟延展 (clock stretching)
- 支持广播呼叫 (general call) 功能
- 支持多主设备 (multi-master) 处理能力
- 支持字节模式和缓冲模式下的流控制
- 字节模式下支持总线事件代码，便于固件进行简单控制
- 缓冲模式下支持4字节数据缓冲区和32位数据寄存器，实现高速通信
- 接收和发送数据均支持缓冲及DMA功能
- 支持从机地址硬件检测，可从STOP模式唤醒
- 支持SMBus超时检测
- UART
- 提供一个 UART 模块：URT4
- UART 模块通用功能
- 通过可编程过采样率实现精确的 UART 波特率控制
- 支持最高 6 Mbit/s 的波特率
- 可编程数据字长：7 或 8 位
- 可编程过采样率：4~32 倍
- 硬件奇偶校验与生成
- TX/RX 引脚配置互换功能
- 发送与接收信号极性独立控制
- 支持基本 UART 模式
- 支持 TX/RX 独立的 8 位数据寄存器，用于单工固件控制
- 可配置停止位：1 或 2 位
- SPI
- 提供一个 SPI 通信模块：SPI0
- 支持主（Master）和从（Slave）模式
- 支持全双工、半双工或单工通信模式
- 支持无需 NSS（从机选择信号）的数据通信
- 支持主机数据输入采样延迟（延迟半个 SPI 时钟周期）
- 支持从机数据输出提前（提前半个 SPI 时钟周期）
- 支持可编程时钟速率控制
- 支持最高 12 MHz 的主/从时钟速率
- 可选 8/16/24/32 位帧大小
- 支持 4 字节数据缓冲区和 32 位数据寄存器，实现高速通信
- 支持多主机处理能力
- 可选时钟极性和相位
- 可选 MSB（最高有效位）或 LSB（最低有效位）优先的数据顺序
- 主机模式下 NSS 线的硬件或软件管理
- 可配置数据传输模式
- 标准 SPI 模式（发送和接收线路分离）
- 支持双向数据传输的单线/双线/四线（Single/Dual/Quad）SPI 模式
- 数据发送/接收溢出检测
- ADC
- 12 位 SAR ADC，采样率 250 Ksps
- 可配置分辨率：12/10/8 位
- 可配置采样时间
- 提供 4 路外部输入和 4 路内部输入通道
- 内部额外通道源：VBUF、VSSA、DAC_P0、DAC_P1
- 输出数据对齐方式：左对齐或右对齐
- 固定 ADC 顶部参考电压（来自内部 VDD）
- 在采样结束、转换结束或序列转换结束时产生中断
- 支持电压窗口检测及相应输出数据限制
- 支持单次扫描、通道扫描及循环扫描
- DAC
- 两个12位电压型DAC
- 最大转换速率为50 Ksps
- 转换启动触发源：寄存器写入、外部引脚及内部事件
- 内置输出缓冲器
- 支持在SLEEP（睡眠）和STOP（停止）模式下进行DAC输出
- 其他特性
- 定时器同步使能全局控制
- 8位非复位备份寄存器
- 提供片上16字节唯一ID码
- 工作参数
- 工作温度范围：- 20℃ ~ 85℃ (**1)
- 工作频率范围：最高24MHz
- 封装类型
- QFN20
- (**1)：抽样测试。
