



Delta-Sigma ADC

MAD2402

数据手册

版本: 1.00

特性

❖ **$\Sigma - \Delta$ ADC**

- **ADC 24 位分辨率**
- **数据输出率可达 1280 SPS**
 - 可根据 PD_SCK 时钟数量选择 10SPS 或 40SPS 输出速率
 - 根据 ADC 命令模式可编程输出速率 10SPS ~ 1280SPS
- 具有两个差分输入的输入多路复用器
 - 一个外部差分输入 AIN0 和 AIN1
 - 用于测量 DVDD 和 AVDD 电源电压差的一个内部差分输入
- 斩波稳定输入缓冲器
- 低噪声 PGA，增益最高可达 128 倍
 - 芯片默认增益 128 倍
 - 通过 ADC 命令模式可设置 1、2、4、8、16、32、64、128 倍可编程增益

❖ 电源

- 内置电源管理控制器，支持掉电模式和唤醒控制
- 支持通过 PD_SCK 引脚控制正常模式和掉电模式

❖ 复位

- 内置嵌入式上电复位（POR）电路
- 提供软件寄存器强制复位功能

❖ 时钟

- 内置嵌入式内部高频 RC 振荡器(IHRCO)
- SOP8 / DIP8

❖ 通信

- 用于 ADC 数据输出的两线串行端口
- 支持通过 PD_SCK 时钟数量实现简易 ADC 转换模式
 - 三个固定转换模式: 10-SPS/PGA=128, 40-SPS/PGA=128, 40-SPS/DVDD-AVDD
 - 一个用户配置转换模式
- 支持 ADC 命令模式用于寄存器设置

❖ 工作状态

- 模拟电源范围: 2.5V 到 5.5V
- 数字电源范围: 2.5V 到 5.5V
- 工作温度范围: -40°C ~ 85°C (**1)

❖ 封装类型

- SOP8 / DIP8

(**1): 样品测试

目录

特性	3
目录	4
图目录	6
表目录	6
1. 概述	7
2. 订购信息	7
3. 框图	8
3.1. ADC 主块	8
4. 引脚描述	9
4.1. 引脚结构	9
4.1.1. SOP8/DIP8 封装引脚	9
4.2. 引脚定义	9
5. 功能描述	10
5.1. 串行接口	10
5.2. 电源和复位	10
5.2.1. 芯片电源	10
5.2.2. 芯片复位	10
5.2.3. 上电	11
5.2.4. 上电和唤醒时序	11
5.3. 时钟	12
5.3.1. 芯片时钟	12
5.4. ADC	12
5.4.1. $\Sigma\Delta$ ADC	12
5.4.2. 模拟复用器	12
5.4.3. ADC 输入电压范围	13
5.4.4. ADC 输出码	14
5.4.5. ADC 有效位数 (ENOB) 与无噪声位数	14
5.5. 简易 ADC 转换模式	15
5.5.1. ADC 转换	15
5.5.2. ADC 转换模式设置	15
5.5.3. ADC 转换模式切换建立时间	16
5.5.4. ADC 用户配置转换模式	17
5.6. ADC 命令模式	17
5.6.1. ADC 命令模式时序	17
5.6.2. 结束位时序	19
6. 功能寄存器	20
6.1. SADC 控制寄存器	20
6.1.1. SADC 状态寄存器	20
6.1.2. SADC 输入通道多路器寄存器	20
6.1.3. SADC 控制寄存器 0	21
6.1.4. SADC 控制寄存器 1	21
6.1.5. SADC 控制寄存器 2	22
6.1.6. SADC 控制寄存器 3	22
6.1.7. SADC 复位控制寄存器	22
7. 应用笔记	23
7.1. ADC 应用电路	23
7.1.1. 参考电压使用 AVDD	23
7.1.2. 使用外部参考电压源	24
8. 电气特性	25

8.1. 参数术语.....	25
8.2. 绝对最大额定值	25
8.3. ADC 特性.....	26
8.4. AC 时序特性	27
9. 封装尺寸	28
9.1. SOP-8	28
9.2. DIP-8	29
10. 版本历史	30
11. 免责声明	31

图目录

图 2-1. 编码规则	7
图 3-1. ADC 主控制块	8
图 4-1. SOP8/DIP8 封装引脚	9
图 5-1. ADC 串行接口连接	10
图 5-2. 上电 ADC 建立时间	11
图 5-3. 上电和唤醒时序	11
图 5-4. ADC 模拟复用器	13
图 5-5. ADC 输入电压范围	13
图 5-6. ADC 转换数据输出时序	15
图 5-7. ADC DOUT 建立时间和保持时间时序	15
图 5-8. ADC 转换模式设置	16
图 5-9. ADC 模式设置扩展时序	16
图 5-10. ADC 转换模式切换建立时间	17
图 5-11. ADC 命令模式时序	18
图 5-12. ADC 结束位时序	19
图 7-1. ADC 应用电路 – VREF 来自 AVDD, 并且 AVDD = DVDD	23
图 7-2. ADC 应用电路 – VREF 来自 AVDD, 并且 AVDD <= DVDD	23
图 7-3. ADC 应用电路 – 外部 VREF, 并且 AVDD = DVDD	24
图 7-4. ADC 应用电路 – 外部 VREF, 并且 AVDD <= DVDD	24
图 9-1. SOP-8 (150 mil) ~ AS8	28
图 9-2. DIP-8 (300 mil) ~ AE8	29

表目录

表 4-1. 引脚定义的缩写	9
表 4-2. 引脚描述	9
表 8-1. 参数术语	25
表 8-2. 绝对最大额定值	25
表 8-3. ADC 特性	26
表 8-4. AC 时序特性	27

1. 概述

该芯片内置高精度 24 位模数转换器，专为大多数应用场景提供高分辨率测量解决方案。转换器集成了低噪声输入缓冲器、低噪声可编程增益放大器（PGA）、二阶 $\Delta\Sigma$ 调制器和数字滤波器。通过直接连接外部桥式传感器，它能轻松应用于称重秤及其他测量设备。芯片采用 SOP-8 或 DIP-8 封装。

灵活的输入多路复用器支持差分信号输入，可选配输入缓冲器以提高输入阻抗。PGA 增益范围为 1 至 128 倍，数字滤波器可优化输出高达 24 位分辨率和最高 1280 样本 / 秒（SPS）的数据率。


芯片内置上电复位（POR）电路，自动生成内部硬件复位信号。在电源管理和复位控制方面，集成了电源监控器，支持掉电控制和唤醒功能。此外，还内置高精度内部振荡器（IHRCO）作为时钟源。

通信通过两线制串行接口实现，外部 MCU 可获取 ADC 转换结果并配置工作参数。针对三种预设的固定 ADC 转换模式，内部寄存器无需编程即可工作：（1）10SPS 采样率（PGA=128）；（2）40SPS 采样率（PGA=128）；（3）40SPS 采样率（用于测量 DVDD 和 AVDD 电源电压差）。

2. 订购信息

如需了解可用选项（封装等）及该器件的更多信息，请联系笙泉（Megawin）销售团队。

图 2-1. 编码规则



- 芯片编码列表


- MAD2402AS8 : SOP-8 (150 mil)
- MAD2402AE8 : DIP-8 (300 mil)

3. 框图

3.1. ADC 主块

下图展示了 ADC 控制框图。该系统集成了一个高精度 24 位模数转换器，包含二阶 $\Delta\Sigma$ 调制器和数字滤波器、具备两路差分输入的模拟输入多路复用器、低噪声输入缓冲器、低噪声可编程增益放大器（PGA）以及串行接口控制模块。

图 3-1. ADC 主控制块




4. 引脚描述

4.1. 引脚结构

4.1.1. SOP8/DIP8 封装引脚

图 4-1. SOP8/DIP8 封装引脚



4.2. 引脚定义

表 4-1. 引脚定义的缩写

IO Type		IO Structure	
P	Power/Ground pin	I	Digital Input
B	Bidirectional	P	Output Push-pull capability
I	Input	A	Analog I/O (Digital I/O disable)
O	Output		
A	Analog I/O		

表 4-2. 引脚描述

引脚名称	引脚数量		IO类型	默认		IO结构	复用功能	描述
	SOP8	DIP8		类型	值			
AVDD	8	8	P					ADC 模拟电源
AGND	2	2	P					ADC 模拟地
VREF	1	1	A	A		A		ADC VREF (VREF <= AVDD)
AIN0	3	3	A	A		A		ADC 模拟输入
AIN1	4	4	A	A		A		ADC 模拟输入
DVDD	7	7	P					ADC 数字电源 (DVDD >= AVDD)
DOUT	6	6	B	O		I,P		串行数据输出
PD_SCK	5	5	I	I		I		掉电控制和串行时钟输入

5. 功能描述

5.1. 串行接口


通信通过双线串行接口实现，外部 MCU 可通过该接口获取 ADC 转换码并配置 ADC 工作参数。通信使用 **PD_SCK** 和 **DOUT** 两个引脚，这两个引脚用于数据读取、输入通道选择、输出数据率设置以及掉电模式控制。

该芯片同时支持两种工作模式：通过 **PD_SCK** 时钟数设置（最多 32 个时钟）实现的简易 ADC 转换模式（便于用户快速控制），以及通过 ADC 命令模式直接配置寄存器（便于用户灵活定制）。

每次 ADC 转换完成后，**DOUT** 引脚输出 24 位串行数据，数据位顺序为最高有效位在前。根据实际应用需求，用户可通过 ADC 命令模式设置 **SADC_DOUT_PU** 寄存器，启用 **DOUT** 引脚的内部上拉电阻。

下图展示了 ADC 串行接口的连接示意图。

图 5-1. ADC 串行接口连接



5.2. 电源和复位

5.2.1. 芯片电源

该芯片采用分离式电源设计，包括模拟电源 **AVDD** 和数字电源 **DVDD**，并集成无电容低压差稳压器（LDO）为内部核心逻辑供电。芯片内置电源控制器，用于管理上电复位（POR）电路、掉电控制及唤醒控制功能。

AVDD 电源可与外部传感器（如称重传感器）的电源电压源直接连接。

DVDD 电源可与外部 MCU 设备的电源电压源直接连接。

5.2.2. 芯片复位

该芯片支持多种复位源，包括上电复位和软件复位。芯片复位期间，所有内部寄存器将被设置为初始值。MCU 固件可通过 ADC 命令模式读取复位事件标志，以识别发生的复位源。

芯片内置始终处于激活状态的上电复位（POR）电路。

- 上电复位

有一个 PORF (**SADC_PORF**) 标志用于指示该复位事件源。上电复位由内部硬件 RC 和电压检测电路生成，且无软件使能控制位。

在上电期间，POR 电路将生成复位信号以重置芯片。当芯片上电时，内部 RC 复位电路会在 DVDD 电压达到约 0.7 伏（芯片间差异为 0.6~0.8 伏）的阈值时激活。在上电状态下，若 DVDD 电源电压降至 0.3 伏以下并再次上电，RC 复位电路需要重新启动。

- 软件复位


用户可通过软件复位功能触发芯片重启，具体操作为通过 ADC 命令模式向 **SADC_RST_SW** 寄存器位写入“1”。有一个 SWF (**SADC_SWF**) 标志用于指示该复位事件源。

5.2.3. 上电

当芯片上电时，ADC 必须等待上电 ADC 转换建立时间（见下图中的 T_{PSet} ），之后方可进行首次 ADC 转换。在 ADC 转换建立时间结束后，芯片可满功率运行并执行正常的 ADC 操作。

下图展示了芯片上电期间 ADC 转换的建立时间示意图。有关交流时序参数，请参考“[AC 时序特性](#)”表。

图 5-2. 上电 ADC 建立时间



5.2.4. 上电和唤醒时序


该芯片支持**掉电模式**以降低功耗。在电源管理和复位控制方面，芯片内置了电源监控器，用于掉电控制和唤醒控制。当芯片进入**掉电模式**时，将执行以下操作：

1. ADC 调制器禁用。
2. 数字滤波器禁用
3. 内部高精度内部振荡器（IHRCO）掉电。
4. 上电复位（POR）持续工作

当芯片从**掉电模式**唤醒时，内部 IHRCO 振荡器首先激活，随后启用 ADC 调制器，最后激活数字滤波器。

下图展示了掉电和唤醒时序图。TPD 为 ADC 掉电检测时间， T_{WK} 和 T_{WSet} 分别为 ADC 唤醒时间和唤醒后 ADC 转换建立时间。有关交流时序参数，请参考“[AC 时序特性](#)”表。

图 5-3. 上电和唤醒时序



5.3. 时钟

5.3.1. 芯片时钟

该芯片内置内部高频 RC 振荡器（IHRCO），其输出时钟 **CK_IHRCO** 支持 ADC 实现最高 1280SPS 的转换速率。**CK_IHRCO** 时钟将被 32*64 分频后作为 ADC 转换时钟源。用户可通过 ADC 命令模式设置 **SADC_SPS** 寄存器来配置 ADC 转换速率。

ADC 转换速率计算公式如下，**CK_IHRCO** 为 IHRCO 时钟频率，**OSR** 为 ADC 数据过采样率（2~256）。

$$SPS = \frac{CK_IHRCO}{32 * 64 * OSR}$$

5.4. ADC

5.4.1. Σ-Δ ADC

该芯片内置高精度 24 位模数转换器，专为大多数应用场景提供高分辨率测量解决方案。转换器集成了低噪声输入缓冲器、低噪声可编程增益放大器（PGA）、二阶 $\Delta\Sigma$ 调制器和数字滤波器。通过直接连接外部桥式传感器，它能轻松应用于称重秤及其他测量设备。

灵活的输入多路复用器支持差分信号输入，可选配输入缓冲器以提高输入阻抗。用户可通过 ADC 命令模式设置 **SADC_BUF_EN** 寄存器，针对微弱 ADC 输入电压启用低噪声输入缓冲器。PGA 增益范围为 1 至 128 倍，用户同样可通过 ADC 命令模式设置 **SADC_GAIN_PGA** 寄存器来配置 PGA 增益比。数字滤波器可优化输出高达 24 位分辨率和最高 1280 样本 / 秒（SPS）的数据率。

5.4.2. 模拟复用器

该芯片内置带有两路外部差分输入、内部 DVDD 和 AGND 输入的模拟输入多路复用器，以及 VREF 电压源多路复用器。VREF 电压源多路复用器是一种模拟多路复用器，用于选择来自 **VREF** 引脚或 **AVDD** 引脚输入的内部 ADC 电压基准源。


模拟多路复用器以差分模式选择 ADC 的测量输入。当用户配置转换模式 25 或模式 27 时，ADC 输入来自 **AIN0** 和 **AIN1** 外部差分输入引脚。通常，默认的 ADC 模拟差分输入为 **AIN0** 引脚的正信号输入和 **AIN1** 引脚的负信号输入。用户也可通过 ADC 命令模式时序设置 **SADC_NMUX** 和 **SADC_PMUX** 寄存器，交换 **AIN0** 和 **AIN1** 的输入信号。当用户配置转换模式 26 时，ADC 输入来自 DVDD 分压与 AGND 电压的内部差分输入，此时 VREF 电压源多路复用器将由芯片控制选择 AVDD。有关模式 25、模式 26 和模式 27 的详细说明，请参考 [“ADC 转换模式设置”](#) 章节。

当用户配置用户转换模式 28 时，ADC 输入多路复用器通过 ADC 命令模式时序由内部寄存器控制。有关模式 28 的详细说明，请参考 [“ADC 转换模式设置”](#) 章节。模拟输入多路复用器可通过设置 **SADC_CH_SEL** 寄存器，选择 **AIN0** 和 **AIN1** 外部引脚输入或 DVDD 分压与模拟地的内部输入。

芯片内置 VREF 输入二分压功能，默认启用分压。用户可通过设置 **SADC_VREF_MDS** 寄存器，选择是否对内部 ADC 基准电压进行二分压。

下图展示了 ADC 模拟多路复用器的框图

图 5-4. ADC 模拟复用器




5.4.3. ADC 输入电压范围

ADC 模拟差分输入电压为引脚 (AIN1 - AINO) 的差值电压。ADC 输出码为 24 位二进制补码格式。当输入差值电压为 0V 时，ADC 输出码为 0x0000000；正满量程输入电压对应输出码 0x7FFFFFF；负满量程输入电压对应输出码 0x8000000。

下图展示了 ADC 模拟差分输入电压范围示意图。

图 5-5. ADC 输入电压范围



以下公式列出了 ADC 满量程范围 (FSR) 和模拟输入电压范围。

Full Scale Range	Input Range
$FSR = \frac{VREF * K}{PGA}$	$\frac{0.5 * K * VREF}{PGA} \sim \frac{-0.5 * K * VREF * 2^{23}}{PGA * 2^{23} - 1}$

VREF: 来自 VREF 引脚的 ADC 参考电压

PGA: PGA 增益

K: =1 如果(SADC_VREF_MDS 寄存器=0, 默认); =2 如果(SADC_VREF_MDS 寄存器=1)

5.4.4. ADC 输出码

ADC 可转换来自 AIN0 和 AIN1 引脚的模拟差分输入电压，并将 24 位二进制 ADC 代码输出至 DOUT 引脚。此外，芯片可通过设置 ADC 转换模式测量 DVDD 与 AVDD 的电源电压差。用户可通过以下公式计算 ADC 转换输出代码：

ADC Output Code	DVDD-AVDD Output Code
$BCD = \frac{VIN * PGA * (2^{23}-1)}{VREF * 0.5 * K}$	$BCD = \frac{DVDD * 3.2 * (2^{24}-1)}{59.2 * AVDD}$

VIN: 模拟输入(AIN1 - AIN0)差分电压

VREF: 来自 VREF 引脚的 ADC 参考电压

PGA: PGA 增益

K: =1 如果(SADC_VREF_MDS 寄存器=0, 默认); =2 如果(SADC_VREF_MDS 寄存器=1)

5.4.5. ADC 有效位数 (ENOB) 与无噪声位数

以下公式用于计算 ADC 有效位数 (ENOB) 和无噪声位数 (NFB)

ENOB	Noise Free Bits
$ENOB = \frac{\ln(FSR / RMS\ Noise)}{\ln(2)}$	$Bits = \frac{\ln(FSR / P-P\ Noise)}{\ln(2)}$

FSR: ADC 满量程范围

P-P Noise: 峰峰值噪音

均方根噪音 (RMS Noise) 和峰峰值噪音 (Peak-to-Peak Noise) 可通过以下公式计算：

Noise (Voltage)
$RMS\ Noise = \frac{P-P\ Noise}{6.6}$
$P-P\ (Peak-to-Peak)\ Noise = (V_{Max} - V_{Min}) / PGA$

5.5. 简易 ADC 转换模式

该芯片支持通过设置 **PD_SCK** 时钟数（最多 32 个时钟）实现的简易 ADC 转换模式，便于用户进行快速控制。


5.5.1. ADC 转换

芯片会自动转换来自 **AIN0** 和 **AIN1** 引脚的 ADC 模拟输入电压。ADC 转换完成后，当 **PD_SCK** 引脚接收到 ADC 数据移位时钟时，ADC 会将 ADC 代码的串行位输出到 **DOUT** 引脚。

每次 ADC 转换完成后，**DOUT** 引脚会输出 24 位串行 ADC 数据，数据位顺序为最高有效位在前。


下图展示了 ADC 转换数据输出时序图。有关交流时序参数，请参考“[AC 时序特性](#)”表。

图 5-6. ADC 转换数据输出时序



下图展示了 **DOUT** 信号的 ADC 数据输出建立时间和保持时间时序图。有关交流时序参数，请参考“[AC 时序特性](#)”表。

图 5-7. ADC DOUT 建立时间和保持时间时序




5.5.2. ADC 转换模式设置

通过在前一个 ADC 转换周期内设置 **PD_SCK** 时钟数为固定值 25、26 或 27，可直接操作三种预设的固定 ADC 转换模式（模式 25、模式 26、模式 27），无需对内部寄存器进行编程配置。时钟数 25，配置 ADC 为 10SPS 转换速率，PGA 增益 128；时钟数 27，配置 ADC 为 40SPS 转换速率，PGA 增益 128；时钟数 26，配置 ADC 为 40SPS 转换速率，用于测量 DVDD 与 AVDD 的电源电压差。需注意，切换转换模式后需丢弃首个 ADC 转换数据。有关模式 25、模式 26 和模式 27 的模拟多路复用器控制详情，请参考“[模拟多路复用器](#)”章节。

特别地，芯片支持一种用户配置转换模式（模式 28），此时 **PD_SCK** 时钟数必须设置在 28 至 32 之间。

下图展示了 ADC 转换模式设置时序图。

图 5-8. ADC 转换模式设置




针对外部 MCU 固件控制问题，若 ADC 模式设置无法在前一个 ADC 转换周期内完成，用户可将其分为两个模式设置周期：第一周期：PD_SCK 时钟数必须小于 25，用于初始模式配置；第二周期（扩展模式设置周期）：用户可通过设置剩余的 PD_SCK 时钟数获取 ADC 数据位或完成模式设置。

若 ADC 转换模式设置的总时钟数在 25 至 32 之间，则必须在前一个 ADC 转换周期内完成全部设置，无需扩展周期。

下图展示了 ADC 模式设置的扩展时序。

图 5-9. ADC 模式设置扩展时序




5.5.3. ADC 转换模式切换建立时间

当通过简易 ADC 转换模式或 ADC 命令模式更改 ADC 转换速率、PGA 增益比或模拟输入选择后，下一 ADC 转换需经过建立时间 (T_{CSet} ，见下图时序) 才能正常就绪。实际应用中，建议跳过前 3 组 ADC 转换采样值。

下图展示了 ADC 转换模式切换建立时间的时序图。有关交流时序参数，请参考 “[AC 时序特性](#)” 表。

图 5-10. ADC 转换模式切换建立时间



5.5.4. ADC 用户配置转换模式

特别地，该芯片支持一种用户配置转换模式（Mode28），其中 **PD_SCK** 的时钟数需设置为 28 至 32 之间。首先，用户必须通过 ADC 命令模式时序配置该用户配置转换模式，以完成内部寄存器的设置。随后，用户可通过 ADC 转换模式时序启用这一新的用户配置转换模式（Mode28），从而获取新的 ADC 数据。

芯片将记录这些用户配置转换模式的寄存器设置，且在下次通过 ADC 命令模式更新相关设置寄存器之前，这些设置不会被清除。

用户可在 **SADC_SPS** 寄存器中设置并记录 ADC 转换速率，在 **SADC_GAIN_PGA** 寄存器中设置并记录 PGA 增益，以及在 **SADC_CH_SEL** 寄存器中设置并记录 ADC 输入多路复用器的内部或外部选择。

5.6. ADC 命令模式

该芯片支持两种工作模式：通过设置 **PD_SCK** 时钟数量实现的简单 ADC 转换模式，以及用于寄存器访问的 ADC 命令模式。用户可直接设置寄存器以实现用户配置。

5.6.1. ADC 命令模式时序


该芯片支持通过设置 **PD_SCK** 时钟数量实现简易 ADC 转换模式（其最大时钟数量为 32 个）。当时钟数量超过 32 时，芯片将退出简易 ADC 转换模式。当芯片检测到第 35 个时钟时，即进入 ADC 命令模式。

首先，第 38 至 41 个时钟周期用于设置寄存器地址；第 42 个时钟用于设置寄存器访问的读或写操作；随后，第 44 至 51 个时钟周期用于访问 8 位寄存器数据。

最后，第 52 个时钟为结束位。若结束位为 1，表示寄存器访问流程完成，此时 MCU 需发送第 53 个时钟以响应硬件结束请求；若结束位为 0，则表示寄存器访问流程将与下一个 8 位数据继续衔接。在 8 位数据之后为下一个结束位，通过该结束位可判断寄存器访问流程是结束还是需再次继续。

下图展示了 ADC 命令模式时序。

图 5-11. ADC 命令模式时序




5.6.2. 结束位时序

在 ADC 命令模式下，结束位由外部 MCU 通过 **DOUT** 信号驱动。若 ADC 命令过程为读取访问，且结束位的前一位由 ADC 芯片驱动，则 MCU 需从 **PD_SCK** 信号的结束位时钟上升沿开始延迟 T_{ER1} 时间，再驱动结束位。若 ADC 命令过程为读取访问，且结束位为 0 以与下一个寄存器继续操作，则 MCU 需从 **PD_SCK** 信号的下一个结束位时钟上升沿开始，提前 T_{ER2} 时间释放该信号。

下图展示了 ADC 在转换模式切换时的稳定时间时序。关于交流时序参数，请参考表格 "[AC 时序特性](#)"

图 5-12. ADC 结束位时序



6. 功能寄存器

6.1. SADC 控制寄存器

SADC 控制	(SADC) Σ-Δ ADC 控制模块
基址址 :	0x5B040000

6.1.1. SADC 状态寄存器

SADC_STA	SADC 状态寄存器
偏移地址 :	0x00 复位值 : 0x23

7	6	5	4	3	2	1	0
SADC_ID[3:0]				SADC_DRDYF	SADC_SWF	保留	SADC_PORF

位	属性	位名称	描述	复位
7..4	r	SADC_ID	ADC 版本 ID. 固定为 0x02.	0x02
3	r	SADC_DRDYF	ADC 数据准备输出状态 0 = 无: 数据未就绪 1 = 就绪: 数据已就绪	0x00
2	rw	SADC_SWF	软件强制复位标志。软件写 1 清除, 写 0 无效。(此位仅通过 POR 复位复位) 0 = 正常 (无事件发生) 1 = 发生 (复位事件发生)	0x00
1	-	保留	保留	0x01
0	rw	SADC_PORF	上电复位标志。软件写 1 清除, 写 0 无效。此位通过 POR 复位复位, 并在 POR 复位后置位。 0 = 正常 (无事件发生) 1 = 发生 (复位事件发生)	0x01

6.1.2. SADC 输入通道多路器寄存器

SADC_MUX	SADC 输入通道多路器寄存器
偏移地址 :	0x01 复位值 : 0x10

7	6	5	4	3	2	1	0
SADC_CH_SEL	保留		SADC_PMUX	保留			SADC_NMUX

位	属性	位名称	描述	复位
7	rw	SADC_CH_SEL	ADC 输入通道 Mux 外部或内部通道选择。当选择 EXT 时, 输入 Mux 映射到外部通道。当选择 INT 时, 输入 Mux 映射到内部 DVDD-AVDD 通道。 0 = EXT: 外部通道 1 = INT: 内部通道	0x00
6..5	-	保留	保留	0x00
4	rw	SADC_PMUX	ADC 正端输入 Mux 选择 0x0 = AIN0 0x1 = AIN1	0x01
3..1	-	保留	保留	0x00
0	rw	SADC_NMUX	ADC 负端输入 Mux 选择 0x0 = AIN0 0x1 = AIN1	0x00

6.1.3. SADC 控制寄存器 0

SADC_CR0		SADC 控制寄存器 0						
		偏移地址 : 0x02			复位值 : 0x40			

7	6	5	4	3	2	1	0
保留		保留		保留	SADC_DOUT_PU	SADC_BUF_EN	保留

位	属性	位名称	描述	复位
7	-	保留	保留	0x00
6..4	-	保留	此位用于内部,必须为 0x04.	0x04
3	-	保留	保留	0x00
2	rw	SADC_DOUT_PU	DOUT 引脚上拉电阻使能位. 0 = 禁用 1 = 使能	0x00
1	rw	SADC_BUF_EN	ADC 输入缓冲器使能. 0 = 禁用 1 = 使能	0x00
0	-	保留	保留	0x00

6.1.4. SADC 控制寄存器 1

SADC_CR1		SADC 控制寄存器 1						
		偏移地址 : 0x03			复位值 : 0x70			

7	6	5	4	3	2	1	0
保留		SADC_GAIN_PGA[2:0]		保留		SADC_SPS[2:0]	

位	属性	位名称	描述	复位
7	-	保留	保留	0x00
6..4	rw	SADC_GAIN_PGA	ADC 输入 PGA 增益调节位 0x0 = X1 : 乘以 1 0x1 = X2 : 乘以 2 0x2 = X4 : 乘以 4 0x3 = X8 : 乘以 8 0x4 = X16 : 乘以 16 0x5 = X32 : 乘以 32 0x6 = X64 : 乘以 64 0x7 = X128 : 乘以 128	0x07
3	-	保留	保留	0x00
2..0	rw	SADC_SPS	ADC 每秒数据输出采样率选择 0x0 = SPS10 : SPS 10Hz 0x1 = SPS20 : SPS 20Hz 0x2 = SPS40 : SPS 40Hz 0x3 = SPS80 : SPS 80Hz 0x4 = SPS160 : SPS 160Hz 0x5 = SPS320 : SPS 320Hz 0x6 = SPS640 : SPS 640Hz 0x7 = SPS1280 : SPS 1280Hz	0x00

MAD2402

6.1.5. SADC 控制寄存器 2

SADC_CR2		SADC 控制寄存器 2							
		偏移地址 : 0x04			复位值 : 0x30				

7	6	5	4	3	2	1	0
保留	SADC_SHORT_EN						

位	属性	位名称	描述	复位
7	-	保留	保留	0x00
6	-	保留	此位用于内部,必须为 0x00.	0x00
5	-	保留	此位用于内部,必须为 0x01.	0x01
4	-	保留	此位用于内部,必须为 0x01.	0x01
3	-	保留	此位用于内部,必须为 0x00.	0x00
2	-	保留	保留	0x00
1	-	保留	保留	0x00
0	rw	SADC_SHORT_EN	ADC 输入短路到公共电压使能. 0 = 禁用 1 = 使能	0x00

6.1.6. SADC 控制寄存器 3

SADC_CR3		SADC 控制寄存器 3							
		偏移地址 : 0x05			复位值 : 0x00				

7	6	5	4	3	2	1	0
保留	保留	保留	保留	保留	SADC_VREF_MDS	保留	保留

位	属性	位名称	描述	复位
7..5	-	保留	保留	0x00
4	-	保留	保留	0x00
3..2	-	保留	保留	0x00
1	rw	SADC_VREF_MDS	ADC 内部 VREF 模式选择.当选择“正常”时, ADC 内部 VREF 输入电压将除以 2。当选择“X1”时, ADC 内部 VREF 输入电压将不被分割 0 = 正常 1 = X1 : 内部 VREF 输入	0x00
0	-	保留	保留	0x00

6.1.7. SADC 复位控制寄存器

SADC_RST		SADC 复位控制寄存器							
		偏移地址 : 0x0F			复位值 : 0x00				

7	6	5	4	3	2	1	0
保留	保留	保留	保留	保留	SADC_RST_SW	保留	保留

位	属性	位名称	描述	复位
7..2	-	保留	保留	0x00
1	rw	SADC_RST_SW	系统软件强制复位使能用于复位整片芯片 0 = 不工作 1 = 产生复位	0x00
0	-	保留	保留	0x00

7. 应用笔记

7.1. ADC 应用电路


ADC 参考电压源可来自以下两种方式：(1) 通过将 **VREF** 引脚直接连接至 **AVDD** 引脚，使用 VDD 电源；(2) 外部低噪声参考电压源。建议在 PCB 上分离模拟地与数字地区域，以降低数字信号对模拟 ADC 的干扰。用户可通过电阻或铁氧体磁珠连接这两个地区域。请将与 **VREF**, **AVDD**, **AIN0** 及 **AIN1** 引脚相关的元件放置在模拟地区域；请将与 **DVDD**, **PD_SCK** 及 **DOUT** 引脚相关的元件放置在数字地区域。

7.1.1. 参考电压使用 AVDD

当使用 VDD 电源作为 ADC 参考电压时，需将 **VREF** 引脚走线连接至电源电容（组）后方的电流路径点。


下图展示了 VREF 电压直接来自 AVDD 时的 ADC 应用电路。其中，AVDD 电压通过铁氧体磁珠或电阻由 DVDD 转换而来。

图 7-1. ADC 应用电路 – VREF 来自 AVDD，并且 AVDD = DVDD



下图展示了当 VREF 电压直接来自 AVDD 时的 ADC 应用电路。AVDD 电压与 DVDD 电压可来自独立电源。


图 7-2. ADC 应用电路– VREF 来自 AVDD，并且 AVDD <= DVDD



7.1.2. 使用外部参考电压源


当使用外部低噪声参考电压源作为 ADC 参考电压时，需添加旁路电容和去耦电容，如下图所示。AVDD 电压通过铁氧体磁珠或电阻由 DVDD 转换而来。

图 7-3. ADC 应用电路 – 外部 VREF，并且 AVDD = DVDD



下图展示了当 VREF 电压来自外部基准电压源时的 ADC 应用电路。AVDD 电压与 DVDD 电压可来自独立电源。

图 7-4. ADC 应用电路 – 外部 VREF，并且 AVDD <= DVDD



8. 电气特性

8.1. 参数术语

表 8-1.参数术语

标号	定义	描述
电气特性术语缩写		
Min	最小值	除非另有规定，否则该数值在最严苛的环境温度、供电电压条件下，基于样本测试平均值得到保证。
Max	最大值	除非另有规定，否则该数值在最严苛的环境温度、供电电压条件下，基于样本测试平均值得到保证。
Typ	典型值	除非另有规定，该数值基于 $TA=25\text{ }^{\circ}\text{C}$, $AVDD=DVDD=5\text{V}$.
AVDD DVDD	电源电压	电压范围在特性表或条件栏中规定。
AGND	电源参考电压	除非另有规定，否则所有电压均以 AGND 为参考电位
TA	环境温度	温度范围在特性表或条件栏中规定。

8.2. 绝对最大额定值

表 8-2. 绝对最大额定值

参数	范围	单位
偏置环境温度	-40 ~ +105	$^{\circ}\text{C}$
存储温度	-65 ~ +150	$^{\circ}\text{C}$
任意端口 I/O 引脚或 RST 引脚相对于 AGND 的电压	-0.5 ~ DVDD + 0.5	Volt
DVDD 相对于 AGND 的电压	-0.5 ~ +6.0	Volt
偏置环境温度	10	mA

注：超过“绝对最大额定值”中列出的应力可能会导致器件永久性损坏。本额定值仅作为应力指标，不意味着器件在达到或超出本规范工作条件所列参数的情况下仍能正常工作。长时间暴露于最大额定条件下可能会影响器件的可靠性。

8.3. ADC 特性

表 8-3. ADC 特性

DVDD=5.0V±10%, AVDD=5.0V±10%<=DVDD, VREF=AVDD, AGND=0V, TA = 25 °C (除非另有规定)

标号	参数	条件	极限			单位
			最小	典型	最大	
电源范围						
AVDD	模拟电源电压		2.5		5.5	Volt
DVDD	数字电源电压		2.5		5.5	Volt
TEMP	工作温度		-40		85	°C
ADC 参数						
Bits	输出分辨率			24		bits
Fconv	输出转换率		10		1280	SPS
PGain	PGA 增益		1		128	.
V_{REF}	参考输入电压		1.8		AVDD	Volt
V_{Diff}	满量程差分输入范围	AIN1-AIN0 电压	-V_{REF} / (2 * PGA)		+V_{REF} / (2 * PGA)	Volt
V_{CM}	共模输入范围 (绝对输入电压)	关闭缓冲, PGA=128	AGND+0.1		AVDD-1	Volt
		打开缓冲, PGA=128	AGND+0.1		AVDD-1.5	Volt
R_{InDiff}	差分输入电阻	关闭缓冲		150K		Ohm
		打开缓冲		100M		Ohm
ENOB	有效位数	10 SPS, PGA=128		17.0		bits
		40 SPS, PGA=128		16.5		bits
NFB	无噪音位	10 SPS, PGA=128		14.3		bits
		40 SPS, PGA=128		13.8		bits
INL	积分非线性(INL)			1.5		LSB
电流功耗						
I_{AVDD}	模拟电流	10 SPS, PGA =128		560		uA
		10 SPS, PGA =1		130		uA
		掉电模式		0.08		uA
I_{DVDD}	数字电流	10 SPS, PGA =128		275		uA
		10 SPS, PGA =1		275		uA
		掉电模式		9.3		uA
IO 特性						
V_{IH}	输入高电压(DOUT)	DVDD =5.0V		1.82		Volt
		DVDD =3.3V		1.29		Volt
V_{IL}	输入低电压 (DOUT)	DVDD =5.0V		2.21		Volt
		DVDD =3.3V		1.60		Volt
V_{IL}	输入低电压(PD_SCK)	DVDD =5.0V		1.74		Volt
		DVDD =3.3V		1.25		Volt
I_{OH}	输出高电流(DOUT)	DVDD =5.0V, V _{PIN} = 2.4V		18.40		mA
		DVDD =3.3V, V _{PIN} = 2.4V		5.90		mA
I_{OL}	输出低电流(DOUT)	DVDD =5.0V, V _{PIN} = 0.4V		9.10		mA
		DVDD =3.3V, V _{PIN} = 0.4V		6.60		mA
TR1	IO 上升时间(DOUT)	DVDD =5.0V, C load=30pF		25.4		ns
		DVDD =3.3V, C		31.6		ns

		load=30pF				
TF1	IO 下降时间(DOUT)	DVDD =5.0V, C load=30pF		7.5		ns
		DVDD =3.3V, C load=30pF		11.1		ns
R_{PU}	IO 引脚上拉电阻(DOUT)	DVDD =5.0V		93.6		Kohm
		DVDD =3.3V		157.6		Kohm

8.4. AC 时序特性

表 8-4. AC 时序特性

DVDD=5.0V±10%, AGND=0V, TA = 25°C (除非另有规定)


标号	参数	条件	极限			单位
			最小	典型	最大	
ADC 数据输出						
T₀	ADC 转换模式建立时间				1	T _{Conv}
T₁	数据就绪, DOUT 引脚的下降沿至 PD_SCK 时钟的上升沿		0.1			us
T₂	PD_SCK 上升沿到 DOUT 数据就绪				0.1	us
T₃	PD_SCK 高电平时间		0.2	1	50	us
T₄	PD_SCK 低电平时间		0.2	1		us
T_{SU}	ADC 数据建立时间		40			ns
T_{HD}	ADC 数据保持时间		40			ns
T_{CSet}	改变模式 ADC 转换建立时间				T_p + T_n*3	
ADC 上电						
T_{PSet}	上电时 ADC 转换建立时间 (从 DVDD >2.1V 到 ADC 转换就绪时间)		305			ms
掉电和唤醒						
T_{PD}	ADC 掉电侦测时间		60			us
T_{WK}	ADC 唤醒时间			10		ms
T_{WSet}	唤醒后 ADC 转换建立时间		3			T _{Conv}
ADC 命令模式						
T_{ER1}	DOUT 结束位由 ADC 释放时间		40			ns
T_{ER2}	DOUT 结束位由外部 MCU 释放时间		40			ns

T_{Conv}: ADC 转换时间, T_p: 前次转换时间, T_n: 新转换时间

9. 封装尺寸

9.1. SOP-8


图 9-1. SOP-8 (150 mil) ~ AS8



单 标	mm		inch	
	Min.	Max.	Min.	Max.
A	1.346	1.753	0.053	0.069
A1	0.102	0.254	0.004	0.01
A2	1.346	1.499	0.053	0.059
D	4.801	4.978	0.189	0.196
E	3.810	3.988	0.15	0.157
H	5.791	6.198	0.228	0.244
L	0.406	1.270	0.016	0.05
θ	0°	8°	0	8

9.2. DIP-8

图 9-2. DIP-8 (300 mil) ~ AE8



单位	mm			inch		
标号	Min.	Nom.	Max.	Min.	Nom.	Max.
A	----	----	5.334	----	----	0.210
A1	0.381	----	----	0.015	----	----
A2	3.175	3.302	3.429	0.125	0.130	0.135
D	9.017	9.271	10.16	0.355	0.365	0.400
E	7.62 BSC			0.300 BSC		
E1	6.223	6.35	6.477	0.245	0.250	0.255
L	2.921	3.302	3.81	0.115	0.130	0.150
eB	8.509	9.017	9.525	0.335	0.355	0.375
θ°	0	7	15	0	7	15

10. 版本历史

版本 V1.00 (2025_0825)		章节
1	变更“四阶 $\Delta \Sigma$ 调制器”为“二阶 $\Delta \Sigma$ 调制器”	1 3.1 5.4.1
2	更新图表“图 5-8. ADC 转换模式设置”里有关 Mode26 的增益	5.5.2
3	更新表格“表 8-3. ADC 特性”里有关 V_{CM} , I_{AVDD} , I_{DVDD} 的内容	8.3
版本 V0.30 (2025_0610)		章节
1	更新图表“图 2-1. 编号规则”	2
2	增加 T_{PSet} 的描述	5.2.3
3	增加 T_{PD} , T_{WK} 和 T_{WSet} 的描述	5.2.4
4	增加 ADC 输出代码格式和范围的描述	5.4.3
5	增加 T_{CSet} 的描述	5.5.3
6	在章节“6.1. SADC 控制寄存器”里将寄存器复位值格式从 32 位改为 8 位	6.1
7	SADC_STA 的复位值更改为 0x23	6.1.1
8	更新表格“表 8-3. ADC 特性”里有关 ENOB, NFB, I_{AVDD} 和 I_{DVDD} 的内容	8.3
版本 V0.20 (2025_0321)		章节
1	在表格“表 4-2. 引脚描述”里更新 VREF 和 DVDD 的描述	4.2
2	增加 SADC_VREF_MDS 的描述，并且更新“图 5-4. ADC 模拟多路复用器”	5.4.2
3	更新“图 5-5. ADC 输入电压范围”以及相关的公式。	5.4.3
4	更新 ADC 输出 BCD 公式	5.4.4
5	在章节“6.1. ADC 控制寄存器”里增加 SADC 控制寄存器 3，并且更新 SADC 控制寄存器 2 的描述	6.1
6	在“7.1. ADC 应用电路”章节的图中添加接地连接说明，并将 DVDD 引脚旁路电容的接地连接更改 为数字地。	7.1
7	更新表格“表 8-3. ADC 特性”	8.3
版本 V0.10 (2025_0219)		章节
1	初始版本	

11. 免责声明

在此，笙泉(Megawin)代表 “***Megawin Technology Co., Ltd.***”

生命支援—此产品并不是为医疗、救生或维持生命而设计的，并且当设备系统出现故障时，并不能合理地预示是否会对人身造成伤害。因此，当客户使用或出售用于上述应用的产品时，需要客户自己承担这样做的风险，笙泉公司并不会对不当地使用或出售我公司的产品而造成的任何损害进行赔偿。

更改权—笙泉保留产品的如下更改权，其中包括电路、标准单元、与/或软件 - 在此为提高设计的与/或性能的描述或内容。当产品在大批量生产时，有关变动将通过工程变更通知(ECN)进行通知..