

MG32F02A132

MG32F02A072

数据手册

Version: 1.46

特性

❖ CPU 内核

- ARM 32位 Cortex-M0 处理器
- 最高工作频率可达 48MHz
- 内置一个带4级优先级32个外部中断输入的NVIC
- 内置一个24位系统嘀嗒定时器
- 内置一个32位单周期乘法器
- 内置一个有2个监视点和4个断点的SWD串口调试器

❖ 闪存

- 内嵌 132K 字节闪存
- 支持ICP (在电路编程) 通过SWD接口更新ISP引导码
- 支持ISP (在系统编程) 更新应用程序代码
 - 支持可编程的ISP存储空间存储ISP引导码
- 支持IAP (在应用编程) 更新应用数据
 - 支持可编程IAP存储空间
- 支持FLASH页面 (1K字节) 擦除

❖ SRAM

- 内嵌16K 字节SRAM
 - 支持单独2KB用于DMA和14KB用于软件，以提高SRAM访问性能

❖ 电源

- 内置 2 个掉电侦测器
 - BOD0 侦测1.7V
 - BOD1 侦测可选的电平4.2V/3.7V/2.4V/2.0V
- 内置 一个电源管理控制器控制掉电和唤醒
- 支持三种工作模式
 - ON(正常)模式和SLEEP, STOP 低功耗模式
- 支持多种来源唤醒SLEEP/STOP模式

❖ 复位

- 内嵌POR (上电复位) 电路
- 内置一个复位源控制器
 - 可为复位源编程芯片冷复位和热复位
 - 用于内部模块的独立软件复位控制
- 提供多种复位源
 - POR/BOD0/BOD1/外部复位引脚输入/软件强制复位
 - IWDG/WWDT/ADC/模拟比较器
 - 非法地址错误复位/Flash访问保护错误复位
 - 时钟丢失侦测(MCD) 复位

❖ 时钟

- 内嵌32KHz 的ILRCO (内置低频RC振荡器)
- 内嵌IHRCO (内置高频RC振荡器)
 - 被校准到11.059 或 12MHz $\pm 1\%$ @ +25°C
- 内嵌PLL 可倍频到48MHz输出给系统时钟
- 内嵌带MCD的XOSC振荡器用于外部 32KHz 和 4 到 25MHz 外部晶振
- 支持最高36MHz的外部时钟输入
- 内置一个时钟源控制器用于模块的独立时钟使能控制
- 支持内部XOSC振荡器和内部 ILRCO/IHRCO 时钟输出

❖ DMA (直接存储器访问)

- 3个可独立配置的硬件DMA通道
 - 内存，APB和AHB外设可作为源和目标进行访问

- **DMA 传输管理类型**
 - 内存到内存
 - 外设到内存
 - 内存到外设
 - 外设到外设
- **通道请求之间有两种优先级控制类型**
 - 轮询处理通道请求
 - 软件配置优先级
- **可编程传输数据数量可达 65535**
- **可编程数据位长度 1/2/4字节**
- **为外部引脚触发请求提供 single/block/demand 模式**

❖ GPIO

- **支持通用IO引脚**
 - LQFP80 封装最多有 73 个 GPIO 引脚
 - LQFP64 封装最多有 59 个 GPIO 引脚
 - LQFP48 封装最多有 44 个 GPIO 引脚
- **支持引脚独立的可选IO模式**
 - 推挽输出
 - 准双向
 - 开漏输出
 - 高阻数字输入
 - 模拟IO
- **灵活的引脚复用功能选择**
- **支持引脚独立的可编程驱动能力**
- **支持引脚独立的IO数字滤波器**
- **支持引脚独立的输入反相选择**
- **支持引脚独立的上拉选项**
- **可选复位后保持GPIO引脚状态和IO模式设置**

❖ 中断支持

- **内置一个EXIC (外部中断控制器) 连接到NVIC**
 - 独立的高/低电平和上升/下降边沿触发选择
- **内置一个 WIC (唤醒中断控制器)用于唤醒事件控制**
- **所有的PA/PB/PC/PD引脚均可被配置为中断源和键盘输入**
 - 支持端口 或逻辑 用于中断功能
 - 支持端口 与逻辑 用于KBI功能
- **支持外部引脚用于 CPU NMI/RXEV/TXEV 功能**

❖ 定时器

- **提供 7 个定时器/计数器：TM00,TM01,TM10,TM16,TM20,TM26,TM36**
- **支持多级定时器应用于不同的应用**
- **定时器模块一般功能**
 - 可选择Full-counter, Cascade, Separate定时器工作模式
 - 多种内部和外部信号可以作为定时器的时钟源或触发源
 - 触发源功能支持定时器重置、触发启动和时钟门控制
 - 定时器溢出可作为时钟输出到外部引脚
 - 可编程计数器自动停止模式
- **提供 TM36 定时器模块**
 - 32位定时器/计数器
 - 4 个CCP (输入捕获/比较输出/PWM) 通道
 - 3 个CCP 通道具有OCN (比较互补输出)

- PWM具有中心/边缘对齐、死区控制和中止控制功能
- 支持QEI (正交编码器接口)
- 1 个IC和 3 个OC支持DMA
- 外部输入定时器 向上/向下 控制 (仅TM36)
- **TM2x 定时器模块(TM20, TM26)**
 - 32位定时器/计数器
 - 2 个CCP (输入捕获/比较输出/PWM) 通道
 - 2 个CCP 通道具有OCN (比较互补输出)
 - 支持QEI (正交编码器接口) (仅TM26)
 - 支持OC比较器分割为两个独立的比较器模式
- **TM1x 定时器模块 (TM10, TM16)**
 - 32位定时器/计数器
- **TM0x 定时器模块 (TM00, TM01)**
 - 16位定时器/计数器

❖ **RTC**

- **内置可选择时钟源的32位计数器**
- **支持闹钟功能和时间戳功能**
 - 闹钟功能有32位可编程比较寄存器
- **支持唤醒STOP模式**
- **支持定期的滴答中断或唤醒**

❖ **看门狗定时器**

- **内置 1 个IWDG (独立看门狗)**
 - 8位向下计数器，12位预分频器，由ILRGO作为时钟源
 - 可在SLEEP和STOP模式下工作
 - 计数器下溢时可产生复位或中断
 - 支持两个带中断的早期唤醒比较器
- **内置 1 个WWDT (窗口看门狗)**
 - 10位计数器，具有/1或/256分频器和1/2/4~1/128 分频器
 - 可配置时间窗口去监测不正常的延后或提前的应用行为
 - 当计数器下溢或在窗口外重新加载时可产生复位或中断
 - 支持警告中断

❖ **I2C**

- **提供 2 个完全相同的I2C模块: I2C0 , I2C1**
- **I2C 模块一般功能**
 - 支持主机和从机模式
 - 支持可编程时钟速率控制
 - 支持主机可编程高/低周期长度控制
 - 支持用于从机模式的时钟延长
 - 支持广播功能
 - 支持多主机处理能力
 - 支持字节模式和缓冲模式流控制
 - 支持用于固件控制的字节模式总线事件代码
 - 支持用于高速通信的4字节数据缓存和32位数据寄存器的缓冲模式
 - 支持使用DMA缓冲接收和发送的数据
 - 支持SMBus超时检测

❖ **UART**

- **提供 4 个完全相同的UART模块：URT0, URT1, URT2, URT3**
- **UART 模块一般功能**
 - 支持UART、同步、SPI主机、智能卡、LIN、多处理器模式

- 通过可编程过采样率提供精确的UART波特率控制
- 可编程数据字长 – 7 或 8 位
- 可选数据顺序是MSB或LSB
- 可配置停止位 – 1 或 2 位停止位
- 硬件检测和产生奇偶校验
- 可编程8 ~ 32过采样率
- 分别用于发送与接收的信号极性控制
- 支持一个用于Idle/RX/Break/ Calibration 时间溢出检测的超时定时器
- 支持用于高速通信的4字节数据缓存和32位数据寄存器
- 支持使用DMA缓冲接收和发送的数据
- 支持自动比特率检测和校准
- 支持用于主机和从机模式的Idle-line/地址位的多处理器通信
- 支持低速UART-类似IrDA帧格式
- 支持CTS/RTS信号的收发硬件流控制
- 为单线通信提供驱动启动信号
- 支持用于智能卡应用的发送错误检测和自动重发控制
- 支持用于智能卡应用的接收奇偶校验检测和自动重试控制

❖ SPI

- 支持主机模式和从机模式
 - 支持全双工、半双工或单工通信模式
 - 支持无NSS (从机选择信号) 数据通信
- 支持可编程时钟速率控制
- 可选择 4~32 位帧大小
 - 支持用于高速通信的4字节数据缓存和32位数据寄存器
- 支持使用DMA缓冲接收和发送的数据
- 支持多主机处理
- 可选时钟极性和相位
- 可选数据顺序是MSB或LSB
- 主机NSS管理可由硬件或软件控制
- 可配置数据传输模式
 - 标准SPI模式 (发送和接收线分开)
 - 具有双向数据传输的单线SPI模式
 - 具有双向数据传输的双线SPI模式
 - 具有双向数据传输的四线SPI模式
 - 具有双向数据传输的八线SPI模式
- 数据发送/接收超限检测
- 支持硬件主模式故障检测和自动从模式更改

❖ EMB (外置存储总线)

- 支持SRAM, NOR/NAND-flash, LCD等接口
- 支持同步或异步时序模式控制
- 支持 16 位数据宽度
- 支持多种类型的混合地址/数据传输模式
- 提供可选的 16/24/30位 地址模式
 - 16位数据宽度的存储空间有128K/32M/2G字节
- 可配置时序周期的地址锁存时间和数据访问时间
- 支持使用DMA缓冲接收和发送的数据
- 允许在外置SRAM上执行代码

❖ ADC

- 12 位 400Ksps的SAR ADC

- 可配置分辨率：12/10/8 位
- 可配置采样时间
- 提供 16 条外部输入通道
- 支持自动采样，并且可被外部引脚、内部事件、软件位触发
- 输出的数据可选左对齐/右对齐
- 在采样结束、转换结束、扫描转换结束时均可产生中断
- 支持窗口电压检测和输出数据限制
- 内置 3 通道独立硬件累加器用于 ADC 输出
- 支持单次扫描/通道扫描/循环扫描
- 支持使用 DMA 缓冲 ADC 的数据
- 支持 wait 和 auto off 模式

❖ 模拟比较器

- 提供 4 个快速轨对轨比较器
- 可编程的 64 阶内部基准电压
- 为所有比较器提供总计 10 个外部输入通道
- 可编程响应时间用于优化功耗
- 可选择比较器输出的极性
- 支持唤醒 SLEEP 和 STOP 模式
- 支持模拟看门狗作为一个复位源

❖ DAC

- 一个 10 位电流型 DAC
 - 最大转换速率为 100kHz
- 可由寄存器置位、外部引脚和内部事件启动转换
- 可编程最大输出电流
 - 0.5/1/2 mA
- 输入的数据可选左对齐/右对齐
 - 可配置数据宽度：10/8 位
- 支持使用 DMA 缓冲输出的数据

❖ GPL (通用逻辑)

- 支持数据反相、位序变化、字节顺序变更和奇偶校验
 - 数据位序变更，支持 8 / 16 / 32 位
 - 数据字节顺序在小端和大端之间变更，支持 32 位
 - 奇偶校验，支持 8 / 16 / 32 位
- 支持 CRC (循环冗余校验) 计算
 - 可编程 CRC 初始值
 - 输出位顺序改变
- CRC 具有固定多项式
 - CRC8 多项式 0x07
 - CRC16 多项式 0x8005
 - CCITT16 多项式 0x1021
 - CRC32(IEEE 802.3) 多项式 0x4C11DB7
- 支持使用 DMA 缓冲输入的数据

❖ 工作环境

- 工作电压范围 1.8V ~ 5.5V
- 工作温度范围 -40°C ~ 85°C
- 工作频率最高可达 48MHz

❖ 封装类型

- LQFP80 / LQFP64 / LQFP48

目录

特性	3
目录	8
图表	12
表单	13
1. 概述	14
2. 采购信息	15
3. 方框图	17
3.1. 系统功能框图	17
3.2. 芯片主框架	18
4. 引脚结构	19
4.1. 引脚指南	19
4.1.1. LQFP80 封装引脚	19
4.1.2. LQFP64 封装引脚	20
4.1.3. LQFP48 封装引脚	21
4.2. 引脚定义	22
4.3. 引脚功能复用选择表	34
5. 内存映射	36
5.1. 存储器组织	36
5.2. CPU 内存映射	36
5.3. 外围存储器范围	38
5.4. 启动模式	39
6. 功能描述	40
6.1. CPU 内核	40
6.1.1. 介绍	40
6.1.2. CPU 特性	40
6.1.3. ARM Cortex-M0 处理器	40
6.2. 电源管理	41
6.2.1. 简介	41
6.2.2. 芯片电源特性	41
6.2.3. 电源工作模式	41
6.2.4. 供电	41
6.2.5. CPU 掉电	42
6.3. 系统复位	43
6.3.1. 简介	43
6.3.2. 芯片复位特性	43
6.3.3. 芯片复位等级	43
6.3.4. 外部复位	43
6.3.5. 模块复位	43
6.4. 系统时钟	43
6.4.1. 简介	43
6.4.2. 芯片时钟特性	44

6.4.3. 系统时钟源	44
6.4.4. PLL 时钟	44
6.4.5. 模块运行时钟控制	44
6.5. 系统一般控制.....	44
6.5.1. 简介	44
6.5.2. 特性.....	44
6.6. 存储器访问	44
6.6.1. 简介	44
6.6.2. 特性.....	44
6.6.3. 存储控制器	45
6.6.4. 用于 Flash 的 ICP/ISP/IAP	45
6.6.5. 硬件选项字 Flash	45
6.7. EMB	45
6.7.1. 特性.....	45
6.7.2. EMB 控制功能.....	45
6.8. GPIO	46
6.8.1. 简介	46
6.8.2. 特性.....	46
6.8.3. GPIO 控制块	46
6.9. 中断	47
6.9.1. 简介	47
6.9.2. 中断特性.....	47
6.9.3. 中断结构.....	47
6.9.4. 嵌套向量中断控制器.....	48
6.9.5. 唤醒中断控制器.....	48
6.9.6. 外部中断控制器.....	48
6.10. 通用逻辑	49
6.10.1. 简介	49
6.10.2. 特性.....	49
6.11. APB 一般控制.....	49
6.11.1. 简介	49
6.11.2. 特性.....	49
6.12. 直接存储器访问	49
6.12.1. 特性.....	49
6.12.2. DMA 控制块	50
6.13. ADC.....	50
6.13.1. 简介	50
6.13.2. 特性.....	50
6.13.3. ADC 控制块.....	50
6.14. 模拟比较器	51
6.14.1. 简介	51
6.14.2. 特性.....	51
6.14.3. CMP 控制块	52
6.15. DAC.....	52

6.15.1. 简介	52
6.15.2. 特性	52
6.15.3. DAC 控制块	52
6.16. IWDT	52
6.16.1. 简介	52
6.16.2. 特性	52
6.16.3. IWDT 控制	53
6.17. WWDT	53
6.17.1. 简介	53
6.17.2. 特性	53
6.17.3. WWDT 控制	53
6.18. RTC	53
6.18.1. 简介	53
6.18.2. 特性	53
6.18.3. RTC 控制	54
6.19. 定时器	54
6.19.1. 简介	54
6.19.2. 特性	54
6.19.3. 定时器模块功能表	55
6.19.4. 定时器控制块	56
6.20. I2C	56
6.20.1. 简介	56
6.20.2. 特性	56
6.20.3. I2C 控制	57
6.21. UART	57
6.21.1. 简介	57
6.21.2. 特性	57
6.21.3. UART 控制	58
6.22. SPI	58
6.22.1. 简介	58
6.22.2. 特性	58
6.22.3. SPI 控制	59
7. 应用注意事项	60
7.1. 电源电路	60
7.2. 复位电路	60
7.3. Xtal 晶振电路	61
7.4. ADC 应用电路	61
7.5. DAC 应用电路	62
8. 电气特性	63
8.1. 参数汇总表	63
8.2. 最大绝对额定值	63
8.3. 直流特性	63
8.4. 外部复位引脚特性	65
8.5. 外部时钟特性	65

8.6. PLL 特性.....	65
8.7. IHRCO 特性	66
8.8. ILRCO 特性	66
8.9. LDO 特性.....	66
8.10. Flash 特性	67
8.11. ADC 特性	67
8.12. ADC PGA 特性.....	68
8.13. 模拟比较器特性	68
8.14. DAC 特性	69
8.15. UART 特性	69
8.16. SPI 特性	70
8.17. I2C 特性	70
9. 封装尺寸	72
9.1. LQFP-80.....	72
9.2. LQFP-64.....	73
9.3. LQFP-48.....	74
10. 版本历史	75
11. 免责声明	77

图表

图 2-1. 采购信息15

图 3-1. 系统功能框图.....17

图 3-2. 芯片主框架18

图 4-1. LQFP80 封装引脚.....19

图 4-2. LQFP64 封装引脚.....20

图 4-3. LQFP48 封装引脚.....21

图 5-1. CPU 内存映射36

图 6-1. ARM Cortex-M0 处理器40

图 7-1. 电源电路60

图 7-2. 复位电路60

图 7-3. XTAL 晶振电路61

图 7-4. ADC 应用电路62

图 7-5. DAC 应用电路62

图 9-1. LQFP-80 (10mm X 10mm).....72

图 9-2. LQFP-64 (7mm X 7mm).....73

图 9-3. LQFP-48 (7mm X 7mm).....74

表单

表 2-1. 芯片选型表	16
表 4-1. 引脚定义的缩写	22
表 4-2. 引脚描述	22
表 4-3. 引脚功能复用选择表	34
表 5-1. CPU 内存地址映射	37
表 5-2. 外设存储器范围地址	38
表 6-1. 低功耗模式选择	42
表 6-2. 中断源表	48
表 6-3. 定时器模块功能表	55
表 7-1. 晶体振荡电路 C1 & C2 的参考电容	61
表 8-1. 参数汇总表	63
表 8-2. 最大绝对额定值	63
表 8-3. 直流特性	63
表 8-4. 外部复位引脚特性	65
表 8-5. 外部时钟特性	65
表 8-6. PLL 特性	65
表 8-7. IHRCO 特性	66
表 8-8. ILRCO 特性	66
表 8-9. LDO 特性	66
表 8-10. Flash 特性	67
表 8-11. ADC 特性	67
表 8-12. ADC PGA 特性	68
表 8-13. 模拟比较器特性	68
表 8-14. DAC 特性	69
表 8-15. UART 特性	69
表 8-16. SPI 特性	70
表 8-17. I2C 特性	70

1. 概述

MG32F02A 是一个基于高效的 ARM 32 位 Cortex™-M0 内核的单芯片 32 位微处理器。

MG32F02A 有高达 132K 字节的内置 Flash 用于存储代码，数据和可编程系统存储空间的引导码，并且有用于芯片配置的 64 字节 Flash 选项字。所有的 Flash 可以通过串行模式编程（ICP,在电路编程）。同时，主 Flash 可以经由 ISP（在系统编程）模式或 SRAM(在 SRAM 启动)模式编程。ICP 和 ISP 让使用者无需从产品中卸下芯片就可以下载新的代码；IAP 意味着应用程序正在运行时，微控制器能够在 Flash 中写入非易失数据。这些功能都由内建的电荷泵提供编程用的高压。

MG32F02A 包含了 ARM 32-bit Cortex™-M0 的所有特性，具有 16K 字节的 SRAM, 5 个 I/O 端口, 32 个带 4 级中断控制器的外部中断源和 7 个 8/16 位定时器/计数器，此外，**MG32F02A** 还有 1 个系统嘀嗒定时器，2 个看门狗定时器，3 个具有 IC/OC 的增强型定时器模块, 4 个通用基础型定时器模块、用于 32.768 kHz 至 24MHz 的片内振荡器、2 个高精度内部振荡器分别是 11.059/12MHz 的 IHRCO 和 32 kHz 的 ILRCO、1 个的 12 位 ADC，4 个可编程阈值比较器，1 个 10 位电流型 DAC。

此外，**MG32F02A** 为产品应用提供多种灵活的通信接口，它提供了包括 GPIO、I2C、SPI、KBI、UART、智能卡、LIN 和 SWD（片上调试）的复用功能引脚。它有最多 73 个 GPIO 引脚，并提供可编程的 IO 类型-准双向、推挽输出、开漏输出、可选上拉的只输入(Hi-z)，另外，它内置 1 个内部去抖电路，得以消除恶劣信号的噪声。

一个直接存储器访问(DMA)控制器被用于改善外设和存储器和存储器到存储器之间的数据传输。数据可以通过 DMA 控制器传输而不花费任何 CPU 时间。

一个外部存储器总线(EMB)控制器被用于访问外部 SRAM, NOR/NAND Flash 或 LCD 显示面板。它支持多种地址总线和数据总线复用模式。此外，它支持可编程周期时间的同步或异步时序访问外部设备。


对于电源管理和复位控制，**MG32F02A** 内置 1 个电源监控器，包括 1 个低电压监测器(LVD)、两个掉电检测器(BOD0/BOD1)、上电复位(POR)、低电压复位(LVR)。**MG32F02A** 具有多种低功耗模式，以降低功耗：SLEEP 模式和 STOP 模式。

在 SLEEP 模式下，CPU 被冻结，而外围设备和中断系统仍在工作。在 STOP 模式中，RAM 和特殊功能寄存器 SFR 的值被保存，并且所有其他功能被停止；最重要的是，在 SLEEP 模式中，微控制器可以被多种中断或复位源唤醒（POR/LVR/BOD0/BOD1）。

2. 采购信息

请联系 megawin 的销售以获取各种可选选项（内存大小、封装、...）和更多有关该设备的信息。

图 2-1. 采购信息



MG32F02A132/072

● 芯片选型

表 2-1. 芯片选型表

芯片名称	MG32F02A132	MG32F02A072	说明
闪存 ROM	132KB	72KB	AP+IAP+ISP 的总存储空间
SRAM	16KB	8KB	
最大 CPU 频率	48MHz	48MHz	
内部时钟源	ILRCO+IHRCO	ILRCO+IHRCO	IHRCO 可选 12MHz(默认) 或 11.059MHz
电压检测器	LVR+BOD0/1	LVR+BOD0/1	
IO 数量	59/73	44/59	
定时器	16-bit*2 + 32-bit*5	16-bit*2 + 32-bit*5	支持 Full-Counter, Cascade, Separate 模式
IC/OC/PWM	8-CH	8-CH	OC 支持 (一般 + 互补输出)
WDT	IWDT + WWDT	IWDT + WWDT	
RTC	yes	yes	
ADC	12-Bit, 16-CH	12-Bit, 16-CH	内嵌 1 个 PGA 输入缓冲
模拟比较器	4	4	内嵌 2 个 R-梯形基准电压
DAC	10-Bit, 1-CH	10-Bit, 1-CH	电流型 DAC
UART	4	4	支持 SPI 主机模式, 多处理器, IrDa, LIN, ISO-7816 (智能卡), 硬件流控制
SPI	1	1	支持 1/2/4/8 数据线模式
I2C	2	2	可选 Byte/Buffer 模式
ISO-7816-3	4	4	在 UART 模块里包含共享(智能卡)
LIN	4	4	在 UART 模块里包含共享
DMA	3-CH	3-CH	内存到内存, 内存到外围设备, 外围设备到内存, 外围设备外围设备
EMB	16-Bit	16-Bit	支持 SRAM, NOR/NAND flash, 8088 LCD IF
CRC	yes	yes	
封装	LQFP64/80	LQFP48/64	
工作电压	1.8~5.5V	1.8~5.5V	-40°C ~ 85°C
ICP	yes	yes	在芯片编程
ISP	yes	yes	在系统编程 ISP 闪存包含在内存的同一空间中
IAP	yes	yes	在应用编程 IAP 闪存包含在内存的同一空间中

● 芯片型号列表


- MG32F02A132AD80 : LQFP80 (10mm x 10mm), 132KB Flash
- MG32F02A132AD64 : LQFP64 (7mm x 7mm), 132KB Flash
- MG32F02A072AD80 : LQFP64 (7mm x 7mm), 72KB Flash
- MG32F02A072AD48 : LQFP48 (7mm x 7mm), 72KB Flash

3. 方框图

3.1. 系统功能框图

下面的图表显示了应用程序的系统功能块。

图 3-1. 系统功能框图




3.2. 芯片主框架

下面的图表显示了芯片内部设备的框架。

这是一个嵌入式 ARM Cortex-M0 处理器, 具有 NVIC (嵌套向量中断控制器) 和 DAP (调试访问端口); AHB lite 总线与 SRAM/Flash 闪存, 电源/复位/时钟系统控制器, GPIO 控制块和 GPL (通用逻辑); 用于 APB 总线的 UART/SPI/I2C 通信控制器, 定时器包括通用定时器 / IWDG / WWDG / RTC 和模拟控制的 ADC / 模拟比较器 / DAC; 带有 POR (上电复位), BOD0/BOD1 (掉电检测), ILRGO (内部低速 RC 振荡器)/IHRGO (内部高速 RC 振荡器)/PLL 的模拟设备。

图 3-2. 芯片主框架




4. 引脚结构

4.1. 引脚指南

4.1.1. LQFP80 封装引脚

图 4-1. LQFP80 封装引脚




2018_1219

MG32F02A132/072

4.1.2. LQFP64 封装引脚


图 4-2. LQFP64 封装引脚









2018_1219

4.1.3. LQFP48 封装引脚

图 4-3. LQFP48 封装引脚



2018_1219

Pin Group	
	GPIOA
	GPIOB
	GPIOC
	GPIOD
	Power/Ground
	Others

4.2. 引脚定义

表 4-1. 引脚定义的缩写

IO Type		IO Structure	
P	Power/Ground pin	I	Digital Input
B	Bidirection	P	Output Push-pull capability
I	Input	O	Output Open drain capability
O	Output	Q	Quasi-bidirectional
A	Analog I/O	A	Analog I/O (Digital I/O disable)
AO	Analog output only	U	Internal pull-up
AI	Analog input only	H	High Speed
-		C2	Programmable 2-level driving strength
-		C4	Programmable 4-level driving strength
-		CF	Fixed driving strength(GPIO mode)

表 4-2. 引脚描述

助记符	引脚号			IO 类型	默认		IO 结构	复用功能	描述
	LQFP80	LQFP64	LQFP48		类型	值			
PA0	74	58	45	B	A		A,I,P,O,U,C2	GPA0	GPIO/中断/KBI Port-A 功能引脚--0
								MA0	EMB 地址引脚
								ADC_I0	ADC 模拟单端/差分+输入通道 0
PA1	75	59	46	B	A		A,I,P,O,U,C2	GPA1	GPIO/中断/KBI Port-A 功能引脚--1
								MA1	EMB 地址引脚
								ADC_I1	ADC 模拟单端/差分+输入通道 1
PA2	76	60	47	B	A		A,I,P,O,U,C2	GPA2	GPIO/中断/KBI Port-A 功能引脚—2
								MA2	EMB 地址引脚
								ADC_I2	ADC 模拟单端/差分+输入通道 2
								VBG_OUT	带隙电压输出
PA3	77	61	48	B	A		A,I,P,O,U,C2	GPA3	GPIO/中断/KBI Port-A 功能引脚—3
								MA3	EMB 地址引脚
								ADC_I3	ADC 模拟单端/差分+输入通道 3
								ADC_PGA	ADC PGA 电压输出
PA4	78	62		B	A		A,I,P,O,U,C2	GPA4	GPIO/中断/KBI Port-A 功能引脚—4
								MA4	EMB 地址引脚
								ADC_I4	ADC 模拟单端/差分+输入通道 4
								ADC_M4	ADC 模拟差分-输入通道 4
PA5	79	63		B	A		A,I,P,O,U,C2	GPA5	GPIO/中断/KBI Port-A 功能引脚—5
								MA5	EMB 地址引脚
								ADC_I5	ADC 模拟单端/差分+输入通道 5
PA6	80	64		B	A		A,I,P,O,U,C2	GPA6	GPIO/中断/KBI Port-A 功能引脚—6
								MA6	EMB 地址引脚
								ADC_I6	ADC 模拟单端/差分+输入通道 6

PA7	1	1		B	A		A,I,P,O,U,C2	GPA7	GPIO/中断/KBI Port-A 功能引脚—7
								MA7	EMB 地址引脚
								ADC_I7	ADC 模拟单端/差分+输入通道 7
PA8	2	2	1	B	A		A,I,P,O,U,C2	GPA8	GPIO/中断/KBI Port-A 功能引脚—8
								MA8	EMB 地址引脚
								ADC_I8	ADC 模拟单端/差分+输入通道 8
								CMP0_I0	比较器-0 模拟输入通道 0
PA9	3	3	2	B	A		A,I,P,O,U,C2	GPA9	GPIO/中断/KBI Port-A 功能引脚—9
								MA9	EMB 地址引脚
								ADC_I9	ADC 模拟单端/差分+输入通道 9
								CMP0_I1	比较器-0 模拟输入通道 1
PA10	4	4	3	B	A		A,I,P,O,U,C2	GPA10	GPIO/中断/KBI Port-A 功能引脚—10
								MA10	EMB 地址引脚
								ADC_I10	ADC 模拟单端/差分+输入通道 10
								CMP1_I0	比较器-1 模拟输入通道 0
PA11	5	5	4	B	A		A,I,P,O,U,C2	GPA11	GPIO/中断/KBI Port-A 功能引脚—11
								MA11	EMB 地址引脚
								ADC_I11	ADC 模拟单端/差分+输入通道 11
								CMP1_I1	比较器-1 模拟输入通道 1
PA12	6	6	5	B	A		A,I,P,O,U,C2	GPA12	GPIO/中断/KBI Port-A 功能引脚—12
								MA12	EMB 地址引脚
								ADC_I12	ADC 模拟单端/差分+输入通道 12
								CMP2_I0	比较器-2 模拟输入通道 0
PA13	7	7	6	B	A		A,I,P,O,U,C2	GPA13	GPIO/中断/KBI Port-A 功能引脚—13
								MA13	EMB 地址引脚
								ADC_I13	ADC 模拟单端/差分+输入通道 13
								CMP2_I1	比较器-2 模拟输入通道 1
PA14	8	8	7	B	A		A,I,P,O,U,C2	GPA14	GPIO/中断/KBI Port-A 功能引脚—14
								MA14	EMB 地址引脚
								ADC_I14	ADC 模拟单端/差分+输入通道 14
								CMP3_I0	比较器-3 模拟输入通道 0
PA15	9	9	8	B	A		A,I,P,O,U,C2	GPA15	GPIO/中断/KBI Port-A 功能引脚—15
								MA15	EMB 地址引脚
								ADC_I15	ADC 模拟单端/差分+输入通道 15
								CMP3_I1	比较器-3 模拟输入通道 1
PB0	10	10	9	B	A		A,I,P,O,U,C2	GPB0	GPIO/中断/KBI Port-B 功能引脚—0
								I2C1_SCL	I2C1 SCL 信号
								SPI0_NSS	SPI0 从机选择输入/输出信号
								TM01_ETR	TM01 外部触发/时钟输入信号
								TM00_CKO	TM00 定时器溢出输出信号
								TM16_ETR	TM16 外部触发/时钟输入信号
								TM26_IC0	TM26 输入捕获通道-0

								MA15	EMB 地址引脚
								CMP_C0	比较器模拟输入一般通道 0
PB1	11	11	10	B	A		A,I,P,O,U,C2	GPB1	GPIO/中断/KBI Port-B 功能引脚—1
								I2C1_SDA	I2C1 SDA 信号
								SPI0_MISO	SPI0 主机输入 / 从机输出信号或 4-I/O 模式的 DATA1 信号
								TM01_TRGO	TM01 触发输出信号
								TM10_CKO	TM10 定时器溢出输出信号
								TM16_TRGO	TM16 触发输出信号
								TM26_IC1	TM26 输入捕获通道-1
								CMP_C1	比较器模拟输入一般通道 1
PB2	12	12	11	B	A		A,I,P,O,U,C2	GPB2	GPIO/中断/KBI Port-B 功能引脚—2
								ADC0_TRG	ADC 触发启动输入
								SPI0_CLK	SPI0 时钟信号
								TM01_CKO	TM01 定时器溢出输出信号
								URT2_TX	URT2 发送 TX 信号, SPI MOSI 信号
								TM16_CKO	TM16 定时器溢出输出信号
								TM26_OC0H	TM26 输出比较高通道-0
								DAC_P0	DAC 模拟输出通道 0
PB3	13	13	12	B	A		A,I,P,O,U,C2	GPB3	GPIO/中断/KBI Port-B 功能引脚—3
								ADC0_OUT	ADC 阈值窗口比较输出
								SPI0_MOSI	SPI0 主机输出/ 从机输入信号或 4-I/O 模式的 DATA0 信号
								URT2_RX	URT2 接收 RX 信号, SPI MISO 信号
								TM26_OC1H	TM26 输出比较高通道-1
PB4	18	14		B	A		A,I,P,O,U,C2	GPB4	GPIO/中断/KBI Port-B 功能引脚—4
								TM01_CKO	TM01 定时器溢出输出信号
								SPI0_D3	4-I/O 模式的 SPI0 DATA3 信号
								TM26_TRGO	TM26 触发输出信号
								URT2_CLK	URT2 时钟信号
								TM20_IC0	TM20 输入捕获通道-0
								TM36_IC0	TM36 输入捕获通道-0
								MALE	EMB 地址锁存使能(ALE)或 数据/指令选择(DC) 引脚
PB5	19	15		B	A		A,I,P,O,U,C2	MAD8	EMB 地址/数据引脚
								GPB5	GPIO/中断/KBI Port-B 功能引脚—5
								TM16_CKO	TM16 定时器溢出输出信号
								SPI0_D2	4-I/O 模式的 SPI0 DATA2 信号
								TM26_ETR	TM26 外部触发/时钟输入信号
								URT2_NSS	URT2 SPI NSS 输出信号
								TM20_IC1	TM20 输入捕获通道-1
								TM36_IC1	TM36 输入捕获通道-1
PB6	20	16		B	A		A,I,P,O,U,C2	MOE	EMB 输出使能(OE) 或 读选通信号(RD) 引脚
								MAD9	EMB 地址/数据引脚
								GPB6	GPIO/中断/KBI Port-B 功能引脚—6
								CPU_RXEV	CPU 唤醒事件输入
								SPI0_NSSI	SPI0 从机选择输入信号

							URT0_BRO	URT0 波特率 定时器溢出输出信号
							URT2_CTS	URT2 CTS 输入控制信号
							TM20_ETR	TM20 外部触发/时钟输入信号
							TM36_IC2	TM36 输入捕获通道-2
							MWE	EMB 写使能(WE)或写选通信号(WR) 引脚
							MAD10	EMB 地址/数据引脚
PB7	21	17		B	A	A,I,P,O,U,C2	GPB7	GPIO/中断/KBI Port-B 功能引脚—7
							CPU_TXEV	CPU 唤醒事件输出
							URT0_TMO	URT0 超时定时器溢出输出信号
							URT2_RTS	URT2 RTS 输出控制信号
							TM20_TRGO	TM20 触发输出信号
							TM36_IC3	TM36 输入捕获通道-3
							MCE	EMB 芯片使能/选择引脚
							MALE2	EMB 2nd 地址锁存使能(ALE2) 或指令锁存 (CLE) 引脚
PB8	22	18	13	B	A	A,I,P,O,U,C2	GPB8	GPIO/中断/KBI Port-B 功能引脚—8
							CMP0_P0	比较器-0 数据输出
							RTC_OUT	RTC 选择输出信号
							URT0_TX	URT0 发送 TX 信号, SPI MOSI 信号
							URT2_BRO	URT2 波特率定时器溢出输出信号
							TM20_OC01	TM20 输出比较通道-01
							TM36_OC01	TM36 输出比较通道-01
							MAD0	EMB 地址/数据引脚
PB9	23	19	14	B	A	A,I,P,O,U,C2	GPB9	GPIO/中断/KBI Port-B 功能引脚—9
							CMP1_P0	比较器-1 数据输出
							RTC_TS	RTC 时间戳输入信号
							URT0_RX	URT0 接收 RX 信号, SPI MISO 信号
							URT2_TMO	URT2 超时定时器溢出输出信号
							TM20_OC02	TM20 输出比较通道-02
							TM36_OC02	TM36 输出比较通道-02
							MAD1	EMB 地址/数据引脚
PB10	24	20	15	B	A	A,I,P,O,U,C2	MAD8	EMB 地址/数据引脚
							GPB10	GPIO/中断/KBI Port-B 功能引脚—10
							CMP2_P0	比较器-2 数据输出
							I2C0_SCL	I2C0 SCL 信号
							URT0_NSS	URT0 SPI NSS 输出信号
							URT2_DE	URT2 外部驱动使能输出信号
							TM20_OC11	TM20 输出比较通道-11
							TM36_OC11	TM36 输出比较通道-11
PB11	25	21	16	B	A	A,I,P,O,U,C2	MAD2	EMB 地址/数据引脚
							MAD1	EMB 地址/数据引脚
							GPB11	GPIO/中断/KBI Port-B 功能引脚—11
							CMP3_P0	比较器-3 数据输出
							I2C0_SDA	I2C0 SDA 信号
							URT0_DE	URT0 外部驱动使能输出信号
							TM20_OC12	TM20 输出比较通道-12
							TM36_OC12	TM36 输出比较通道 12

MG32F02A132/072

								MAD3	EMB 地址/数据引脚
								MAD9	EMB 地址/数据引脚
PB12	26	22		B	A		A,I,P,O,U,C2	GPB12	GPIO/中断/KBI Port-B 功能引脚—12
								DMA_TRG0	DMA 外部触发引脚-0 输入
								MAD4	EMB 地址/数据引脚
								MAD2	EMB 地址/数据引脚
PB13	28	23	17	B	A		A,I,P,O,U,C2	GPB13	GPIO/中断/KBI Port-B 功能引脚—13
								DAC_TRG0	DAC 触发起始输入
								TM00_ETR	TM00 外部触发/时钟输入信号
								URT0_CTS	URT0 CTS 输入控制信号
								URT3_RX	URT3 接收 RX 信号, SPI MISO 信号
								TM20_ETR	TM20 外部触发/时钟输入信号
								TM36_ETR	TM36 外部触发/时钟输入信号
								MAD5	EMB 地址/数据引脚
								MAD10	EMB 地址/数据引脚
PB14	29	24	18	B	A		A,I,P,O,U,C2	GPB14	GPIO/中断/KBI Port-B 功能引脚—14
								TM00_TRGO	TM00 触发输出信号
								URT0_RTS	URT0 RTS 输出控制信号
								URT3_TX	URT3 发送 TX 信号, SPI MOSI 信号
								TM20_TRGO	TM20 触发输出信号
								TM36_BK0	TM36 中止输入信号
								MAD6	EMB 地址/数据引脚
								MAD3	EMB 地址/数据引脚
PB15	31	25		B	A		A,I,P,O,U,C2	GPB15	GPIO/中断/KBI Port-B 功能引脚—15
								IR_OUT	IR 输出信号
								MAD7	EMB 地址/数据引脚
								MAD11	EMB 地址/数据引脚
PC0	34	26	19	B	Q	H	A,I,P,O,Q,U,H,C 2	GPC0	GPIO/中断/KBI Port-C 功能引脚—0
								ICKO	内部时钟源时钟输出
								TM00_CKO	TM00 定时器溢出输出信号
								URT0_CLK	URT0 时钟信号
								URT2_CLK	URT2 时钟信号
								TM20_OC00	TM20 输出比较通道-00
								TM36_OC00	TM36 输出比较通道-00
								MCLK	EMB 时钟引脚
								MWE	EMB 写使能(WE) 或写选通信号(WR) 引脚
PC1	35	27	20	B	Q	H	A,I,P,O,Q,U,H,C 2	GPC1	GPIO/中断/KBI Port-C 功能引脚—1
								ADC0_TRG	ADC 触发起始输入
								TM01_CKO	TM01 定时器溢出输出信号
								URT1_CLK	URT1 时钟信号
								TM20_OC0N	TM20 比较互补输出通道-0
								TM36_OC0N	TM36 比较互补输出通道-0
								MAD8	EMB 地址/数据引脚
								MAD4	EMB 地址/数据引脚
PC2	36	28	21	B	Q	H	A,I,P,O,Q,U,H,C 2	GPC2	GPIO/中断/KBI Port-C 功能引脚—2
								ADC0_OUT	ADC 阈值窗口比较输出
								TM10_CKO	TM10 定时器溢出输出信号

								URT2_CLK	URT2 时钟信号
								TM20_OC10	TM20 输出比较通道-10
								TM36_OC10	TM36 输出比较通道-10
								MAD9	EMB 地址/数据引脚
								MAD12	EMB 地址/数据引脚
PC3	37	29	22	B	Q	H	A,I,P,O,Q,U,H,C 2	GPC3	GPIO/中断/KBI Port-C 功能引脚—3
								OBM_P1	输出信号打断控制输出信号-1
								TM16_CKO	TM16 定时器溢出输出信号
								URT0_CLK	URT0 时钟信号
								URT1_CLK	URT1 时钟信号
								TM20_OC1N	TM20 比较互补输出通道-1
								TM36_OC1N	TM36 比较互补输出通道-1
								MAD10	EMB 地址/数据引脚
								MAD5	EMB 地址/数据引脚
PC4	38	30	23	B	Q	H	A,I,P,O,Q,U,C2	GPC4	GPIO/中断/KBI Port-C 功能引脚—4
								SWCLK	串行口线调试时钟信号
								I2C0_SCL	I2C0 SCL 信号
								URT0_RX	URT0 接收 RX 信号, SPI MISO 信号
								URT1_RX	URT1 接收 RX 信号, SPI MISO 信号
PC5	39	31	24	B	Q	H	A,I,P,O,Q,U,C2	GPC5	GPIO/中断/KBI Port-C 功能引脚—5
								SWDIO	串行口线调试数据信号
								I2C0_SDA	I2C0 SDA 信号
								URT0_TX	URT0 发送 TX 信号, SPI MOSI 信号
								URT1_TX	URT1 发送 TX 信号, SPI MOSI 信号
PC6	40	32	25	B	Q	H	A,I,P,O,Q,U,CF	GPC6	GPIO/中断/KBI Port-C 功能引脚—6
								RSTN	外部硬件复位输入
								RTC_TS	RTC 时间戳输入信号
								URT0_NSS	URT0 SPI NSS 输出信号
								TM20_ETR	TM20 外部触发/时钟输入信号
								TM26_ETR	TM26 外部触发/时钟输入信号
								MBW1	EMB 字节写入使能 1 引脚
								MALE	EMB 地址锁存使能 (ALE) 或 数据/指令选择 (DC) 引脚
PC7	41	33		B	Q	H	A,I,P,O,Q,U,C2	GPC7	GPIO/中断/KBI Port-C 功能引脚—7
								ADC0_TRG	ADC 触发起始输入
								RTC_OUT	RTC 选择输出信号
								URT0_DE	URT0 外部驱动使能输出信号
								TM36_TRGO	TM36 触发输出信号
								MBW0	EMB 字节写入使能 0 或地址引脚的 LSB
								MCE	EMB 使能/选择引脚
PC8	42	34	26	B	Q	H	A,I,P,O,Q,U,C2	GPC8	GPIO/中断/KBI Port-C 功能引脚—8
								ADC0_OUT	ADC 阈值窗口对比输出
								I2C0_SCL	I2C0 SCL 信号
								URT0_BRO	URT0 波特率定时器溢出输出信号
								URT1_TX	URT1 发送 TX 信号, SPI MOSI 信号
								TM20_OC0H	TM20 输出比较高通道-0
								TM36_OC0H	TM36 输出比较高通道-0

MG32F02A132/072

								MAD11	EMB 地址/数据引脚
								MAD13	EMB 地址/数据引脚
PC9	43	35	27	B	Q	H	A,I,P,O,Q,U,C2	GPC9	GPIO/中断/KBI Port-C 功能引脚—9
								CMP0_P0	比较器-0 数据输出
								I2C0_SDA	I2C0 SDA 信号
								URT0_TMO	URT0 超时定时器溢出输出信号
								URT1_RX	URT1 接收 RX 信号, SPI MISO 信号
								TM20_OC1H	TM20 输出比较高通道-1
								TM36_OC1H	TM36 输出比较高通道-1
								MAD12	EMB 地址/数据引脚
								MAD6	EMB 地址/数据引脚
PC10	44	36	28	B	Q	H	A,I,P,O,Q,U,C2	GPC10	GPIO/中断/KBI Port-C 功能引脚—10
								CMP1_P0	比较器-1 数据输出
								I2C1_SCL	I2C1 SCL 信号
								URT0_TX	URT0 发送 TX 信号, SPI MOSI 信号
								URT2_TX	URT2 发送 TX 信号, SPI MOSI 信号
								TM36_OC2H	TM36 输出比较高通道-2
								MAD13	EMB 地址/数据引脚
								MAD14	EMB 地址/数据引脚
PC11	45	37	29	B	Q	H	A,I,P,O,Q,U,C2	GPC11	GPIO/中断/KBI Port-C 功能引脚—11
								CMP2_P0	比较器-2 数据输出
								I2C1_SDA	I2C1 SDA 信号
								URT0_RX	URT0 接收 RX 信号, SPI MISO 信号
								URT2_RX	URT2 接收 RX 信号, SPI MISO 信号
								TM36_OC3H	TM36 输出比较高通道-3
								MAD14	EMB 地址/数据引脚
								MAD7	EMB 地址/数据引脚
PC12	46	38	30	B	Q	H	A,I,P,O,Q,U,C2	GPC12	GPIO/中断/KBI Port-C 功能引脚—12
								CMP3_P0	比较器-3 数据输出
								IR_OUT	IR 输出信号
								DAC_TRG0	DAC 触发起始输入
								TM10_TRGO	TM10 触发输出信号
								TM36_OC3	TM36 输出比较通道 -3
								MAD15	EMB 地址/数据引脚或 LSB 位地址
PC13	47	39	31	B	Q	H	A,I,P,O,Q,U,CF	GPC13	GPIO/中断/KBI Port-C 功能引脚—13
								XIN	外置 Xtal/OSC 输入
								URT0_CTS	URT0 CTS 输入控制信号
								URT2_RX	URT2 接收 RX 信号, SPI MISO 信号
								TM10_ETR	TM10 外部触发/时钟输入信号
								TM26_ETR	TM26 外部触发/时钟输入信号
PC14	48	40	32	B	Q	H	A,I,P,O,Q,U,H,C F	GPC14	GPIO/中断/KBI Port-C 功能引脚—14
								XOUT	外置 Xtal 输出
								URT0_RTS	URT0 RTS 输出控制信号
								URT2_TX	URT2 发送 TX 信号, SPI MOSI 信号
								TM10_CKO	TM10 定时器溢出输出信号
PD0	54	42	33	B	A		A,I,P,O,U,H,C2	TM26_TRGO	TM26 触发输出信号
								GPD0	GPIO/中断/KBI Port-D 功能引脚—0

								OBM_I0	输出信号中止控制输入信号-0
								TM10_CKO	TM10 定时器溢出输出信号
								URT0_CLK	URT0 时钟信号
								TM20_CKO	TM20 定时器溢出输出信号
								TM36_OC2	TM36 输出比较通道-2
								MCLK	EMB 时钟引脚
PD1	55	43	34	B	A		A,I,P,O,U,H,C2	GPD1	GPIO/中断/KBI Port-D 功能引脚—1
								OBM_I1	输出信号打断控制输入信号-1
								TM16_CKO	TM16 定时器溢出输出信号
								URT0_CLK	URT0 时钟信号
								TM26_CKO	TM26 定时器溢出输出信号
								TM36_OC2N	TM36 比较互补输出通道-2
								SPI0_CLK	SPI0 时钟信号
PD2	56	44	35	B	A		A,I,P,O,U,H,C2	GPD2	GPIO/中断/KBI Port-D 功能引脚—2
								TM00_CKO	TM00 定时器溢出输出信号
								URT1_CLK	URT1 时钟信号
								TM26_OC00	TM26 输出比较通道-00
								TM20_CKO	TM20 定时器溢出输出信号
								TM36_CKO	TM36 定时器溢出输出信号
								SPI0_MOSI	SPI0 主机输出 / 从机输入信号或 4-I/O 模式的 DATA0 信号
								MAD4	EMB 地址/数据引脚
PD3	57	45	36	B	A		A,I,P,O,U,H,C2	GPD3	GPIO/中断/KBI Port-D 功能引脚—3
								TM01_CKO	TM01 定时器溢出输出信号
								URT1_CLK	URT1 时钟信号
								URT3_CLK	URT3 时钟信号
								TM26_CKO	TM26 定时器溢出输出信号
								SPI0_D3	4-I/O 模式的 SPI0 DATA3 信号
								MAD7	EMB 地址/数据引脚
PD4	58	46		B	A		A,I,P,O,U,C2	GPD4	GPIO/中断/KBI Port-D 功能引脚—4
								TM00_TRGO	TM00 触发输出信号
								TM01_TRGO	TM01 触发输出信号
								URT1_TX	URT1 发送 TX 信号, SPI MOSI 信号
								URT3_RTS	URT3 RTS 输出控制信号
								TM26_OC00	TM26 输出比较通道-00
								SPI0_D2	4-I/O 模式的 SPI0 DATA2 信号
								MAD6	EMB 地址/数据引脚
PD5	59	47		B	A		A,I,P,O,U,C2	GPD5	GPIO/中断/KBI Port-D 功能引脚—5
								TM00_ETR	TM00 外部触发/时钟输入信号
								URT1_RX	URT1 接收 RX 信号, SPI MISO 信号
								URT3_CTS	URT3 CTS 输入控制信号
								TM26_OC01	TM26 输出比较通道-01
								SPI0_MISO	SPI0 主机输入 / 从机输出信号或 4-I/O 模式的 DATA1 信号
								MAD5	EMB 地址/数据引脚
PD6	60	48		B	A		A,I,P,O,U,C2	GPD6	GPIO/中断/KBI Port-D 功能引脚—6
								CPU_NMI	CPU NMI 外部引脚输入

								URT1_NSS	URT1 SPI NSS 输出信号
								URT3_DE	URT3 外部驱动使能输出信号
								SPI0_NSSI	SPI0 仅从机选择输入信号
								TM26_OC02	TM26 输出比较通道-02
								SPI0_NSS	SPI0 从机选择输入/输出信号
PD7	61	49	37	B	A		A,I,P,O,U,C2	GPD7	GPIO/中断/KBI Port-D 功能引脚—7
								TM00_CKO	TM00 定时器溢出输出信号
								TM01_ETR	TM01 外部触发/时钟输入信号
								URT1_DE	URT1 外部驱动使能输出信号
								URT3_NSS	URT3 SPI NSS 输出信号
								TM26_OC0N	TM26 比较互补输出通道-0
								SPI0_D4	第二个 SPI 设备 4-I/O 模式的 SPI0 DATA0 信号
								MAD0	EMB 地址/数据引脚
PD8	62	50	38	B	A		A,I,P,O,U,C2	GPD8	GPIO/中断/KBI Port-D 功能引脚—8
								URT1_RTS	URT1 RTS 输出控制信号
								URT3_TX	URT3 发送 TX 信号, SPI MOSI 信号
								TM26_OC10	TM26 输出比较通道-10
								SPI0_D7	第二个 SPI 设备 4-I/O 模式的 SPI0 DATA3 信号
								MAD3	EMB 地址/数据引脚
PD9	63	51	39	B	A		A,I,P,O,U,C2	GPD9	GPIO/中断/KBI Port-D 功能引脚—9
								URT1_CTS	URT1 CTS 输入控制信号
								URT3_RX	URT3 接收 RX 信号, SPI MISO 信号
								TM26_OC11	TM26 输出比较通道-11
								SPI0_D6	第二个 SPI 设备 4-I/O 模式的 SPI0 DATA2 信号
								MAD2	EMB 地址/数据引脚
PD10	64	52	40	B	A		A,I,P,O,U,C2	GPD10	GPIO/中断/KBI Port-D 功能引脚—10
								URT1_BRO	URT1 波特率定时器溢出输出信号
								URT3_BRO	URT3 波特率定时器溢出输出信号
								TM26_OC12	TM26 输出比较通道-12
								SPI0_D5	第二个 SPI 设备 4-I/O 模式的 SPI0 DATA1 信号
								MAD1	EMB 地址/数据引脚
PD11	65	53		B	A		A,I,P,O,U,C2	GPD11	GPIO/中断/KBI Port-D 功能引脚—11
								CPU_NMI	CPU NMI 外部引脚输入
								DMA_TRG1	DMA 外部触发引脚 1 输入
								URT1_TMO	URT1 超时定时器溢出输出信号
								URT3_TMO	URT3 超时定时器溢出输出信号
								TM26_OC1N	TM26 比较互补输出通道-1
								SPI0_NSS	SPI0 从机选择输入/输出信号
								MWE	EMB 写使能(WE) or 写入选通信号(WR) 引脚
PD12	66			B	A		A,I,P,O,U,C2	GPD12	GPIO/中断/KBI Port-D 功能引脚—12
								CMP0_P0	比较器-0 数据输出
								TM00_CKO	TM00 定时器溢出输出信号
								SPI0_CLK	SPI0 时钟信号
								TM20_OC0H	TM20 输出比较高通道-0
								TM26_OC0H	TM26 比较输出高通道-0
								MALE2	EMB 2 nd 地址锁存使能(ALE2)或指令锁存(CLE) 引脚

PD13	67			B	A	A,I,P,O,U,C2	GPD13	GPIO/中断/KBI Port-D 功能引脚—13
							CMP1_P0	比较器-1 数据输出
							OBM_P1	输出信号打断控制输出信号-1
							TM00_TRGO	TM00 触发输出信号
							TM20_OC1H	TM20 比较输出高通道-1
							TM26_OC1H	TM26 比较输出高通道-1
							MCE	EMB 芯片使能/选择引脚
PD14	68			B	A	A,I,P,O,U,C2	GPD14	GPIO/中断/KBI Port-D 功能引脚—14
							CMP2_P0	比较器-2 数据输出
							DAC_TRG0	DAC 触发起始输入
							TM00_ETR	TM00 外部触发/时钟输入信号
							TM20_IC0	TM20 输入捕获通道-0
							TM26_IC0	TM26 输入捕获通道-0
							MOE	EMB 输出使能(OE)或读选通(RD) 引脚
PD15	69			B	A	A,I,P,O,U,C2	GPD15	GPIO/中断/KBI Port-D 功能引脚—15
							CMP3_P0	比较器-3 数据输出
							IR_OUT	IR 输出信号
							DMA_TRG0	DMA 外部触发引脚-0 输入
							TM20_IC1	TM20 输入捕获通道-1
							TM26_IC1	TM26 输入捕获通道-1
PE0	14			B	A	A,I,P,O,U,C4	GPE0	GPIO/中断/KBI Port-E 功能引脚—0
							OBM_I0	输出信号打断控制输入信号-0
							URT0_TX	URT0 发送 TX 信号, SPI MOSI 信号
							TM20_OC00	TM20 输出捕获通道-00
							TM26_OC00	TM26 输出捕获通道-00
							MALE	EMB 地址锁存使能(ALE)或数据/指令选择(DC) 引脚
PE1	15			B	A	A,I,P,O,U,C4	GPE1	GPIO/中断/KBI Port-E 功能引脚—1
							OBM_I1	输出信号打断控制输入信号-1
							URT0_RX	URT0 接收 RX 信号, SPI MISO 信号
							DMA_TRG1	DMA 外部触发引脚-1 输入
							TM20_OC01	TM20 比较输出通道-01
							TM26_OC01	TM26 比较输出通道-01
							MOE	EMB 输出使能(OE) 或读选通信号(RD)引脚
PE2	16			B	A	A,I,P,O,U,C4	GPE2	GPIO/中断/KBI Port-E 功能引脚—2
							URT1_TX	URT1 发送 TX 信号, SPI MOSI 信号
							TM20_OC02	TM20 比较输出通道-02
							TM26_OC02	TM26 比较输出通道-02
							MWE	RMB 写使能(WE) 或写选通信号(WR)引脚
PE3	17			B	A	A,I,P,O,U,C4	GPE3	GPIO/中断/KBI Port-E 功能引脚—3
							OBM_P1	输出信号打断控制输出信号-1
							URT1_RX	URT1 接收 RX 信号, SPI MISO 信号
							TM20_OC0N	TM20 比较互补输出通道-0
							TM26_OC0N	TM26 比较互补输出通道-0
							MCE	EMB 芯片使能/选择引脚

								MALE2	EMB 2 nd 地址锁存使能(ALE2)或指令锁存(CLE)引脚
PE8	32			B	A		A,I,P,O,U,C2	GPE8	GPIO/中断/KBI Port-E 功能引脚—8
								CPU_TXEV	CPU 唤醒事件输出
								OBM_I0	输出信号中止控制输入信号-0
								URT2_TX	URT2 发送 TX 信号, SPI MOSI 信号
								TM36_CKO	TM36 定时器溢出输出信号
								TM20_CKO	TM20 定时器溢出输出信号
								TM26_CKO	TM26 定时器溢出输出信号
PE9	33			B	A		A,I,P,O,U,C2	GPE9	GPIO/中断/KBI Port-E 功能引脚-9
								CPU_RXEV	CPU 唤醒事件输出
								OBM_I1	输出信号中止控制输入信号-1
								URT2_RX	URT2 接收 RX 信号, SPI MISO 信号
								TM36_TRGO	TM36 触发输出信号
								TM20_TRGO	TM20 触发输出信号
								TM26_TRGO	TM26 触发输出信号
								MOE	EMB 输出使能(OE)或读选通信号(RD)引脚
PE12	50			B	A		A,I,P,O,U,C2	GPE12	GPIO/中断/KBI Port-E 功能引脚-12
								ADC0_TRG	ADC 触发起始输入
								URT3_TX	URT3 发送 TX 信号, SPI MOSI 信号
								TM01_CKO	TM01 定时器溢出输出信号
								TM16_CKO	TM16 定时器溢出输出信号
								TM20_OC10	TM20 比较输出通道-10
								TM26_OC10	TM26 比较输出通道-10
								MBW0	EMB 写使能 0 或 LSB 位地址引脚
PE13	51			B	A		A,I,P,O,U,C2	GPE13	GPIO/中断/KBI Port-E 功能引脚-13
								ADC0_OUT	ADC 阈值窗口比较输出
								URT3_RX	URT3 接收 RX 信号, SPI MISO 信号
								TM01_TRGO	TM01 触发输出信号
								TM16_TRGO	TM16 触发输出信号
								TM20_OC11	TM20 比较输出通道-11
								TM26_OC11	TM26 比较输出通道-11
								MBW1	EMB 字节写使能 1 引脚
PE14	52			B	A		A,I,P,O,U,C2	GPE14	GPIO/中断/KBI Port-E 功能引脚-14
								RTC_OUT	RTC 选择输出信号
								TM01_ETR	TM01 外部触发/时钟输入信号
								TM16_ETR	TM16 外部触发/时钟输入信号
								TM20_OC12	TM20 比较输出通道-12
								TM26_OC12	TM26 比较输出通道-12
								MALE2	EMB 2 nd 地址锁存使能(ALE2)或指令锁存(CLE)引脚
PE15	53			B	A		A,I,P,O,U,C2	GPE15	GPIO/中断/KBI Port-E 功能引脚-15
								RTC_TS	RTC 时间戳输入信号
								TM36_ETR	TM36 外部触发/时钟输入信号
								TM20_OC1N	TM20 比较互补输出通道-1
								TM26_OC1N	TM26 比较互补输出通道-1

								MALE	EMB 地址锁存使能(ALE)或数据/指令选择(DC)引脚
VSS	70	54	41	P					IO/核心/ADC 地
VSS2	30			P					IO 地
VSS1	49	41		P					IO 地
VR0	71	55	42	AO	AO				核心供电/LDO 输出 (靠近引脚放置 0.1uF+4.7uF 电容)
VDD	72	56	43	P					IO 供电/LDO 输入 (靠近引脚放置 0.1uF+10uF 电容)
VDD2	27			P					IO 供电 (靠近引脚放置 0.1uF+10uF 电容)
VREF+	73	57	44	AI	AI				ADC 参考电压 (靠近引脚放置 0.1uF+4.7uF 电容)

4.3. 引脚功能复用选择表

表 4-3. 引脚功能复用选择表

Pin Name	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9
PA0	GPA0								MA0	
PA1	GPA1								MA1	
PA2	GPA2								MA2	
PA3	GPA3								MA3	
PA4	GPA4								MA4	
PA5	GPA5								MA5	
PA6	GPA6								MA6	
PA7	GPA7								MA7	
PA8	GPA8								MA8	
PA9	GPA9								MA9	
PA10	GPA10								MA10	
PA11	GPA11								MA11	
PA12	GPA12								MA12	
PA13	GPA13								MA13	
PA14	GPA14								MA14	
PA15	GPA15								MA15	
PB0	GPB0	I2C1_SCL	SPI0_NSS	TM01_ETR	TM00_CKO	TM16_ETR	TM26_IC0		MA15	
PB1	GPB1	I2C1_SDA	SPI0_MISO	TM01_TRGO	TM10_CKO	TM16_TRGO	TM26_IC1			
PB2	GPB2	ADC0_TRG	SPI0_CLK	TM01_CKO	URT2_TX	TM16_CKO	TM26_OC0H			
PB3	GPB3	ADC0_OUT	SPI0_MOSI		URT2_RX		TM26_OC1H			
PB4	GPB4	TM01_CKO	SPI0_D3	TM26_TRGO	URT2_CLK	TM20_IC0	TM36_IC0		MALE	MAD8
PB5	GPB5	TM16_CKO	SPI0_D2	TM26_ETR	URT2_NSS	TM20_IC1	TM36_IC1		MOE	MAD9
PB6	GPB6	CPU_RXEV	SPI0_NSSI	URT0_BRO	URT2_CTS	TM20_ETR	TM36_IC2		MWE	MAD10
PB7	GPB7	CPU_TXEV		URT0_TMO	URT2_RTS	TM20_TRGO	TM36_IC3		MCE	MALE2
PB8	GPB8	CMP0_P0	RTC_OUT	URT0_TX	URT2_BRO	TM20_OC01	TM36_OC01		MAD0	
PB9	GPB9	CMP1_P0	RTC_TS	URT0_RX	URT2_TMO	TM20_OC02	TM36_OC02		MAD1	MAD8
PB10	GPB10	CMP2_P0	I2C0_SCL	URT0_NSS	URT2_DE	TM20_OC11	TM36_OC11		MAD2	MAD1
PB11	GPB11	CMP3_P0	I2C0_SDA	URT0_DE		TM20_OC12	TM36_OC12		MAD3	MAD9
PB12	GPB12	DMA_TRG0							MAD4	MAD2
PB13	GPB13	DAC_TRG0	TM00_ETR	URT0_CTS	URT3_RX	TM20_ETR	TM36_ETR		MAD5	MAD10
PB14	GPB14		TM00_TRGO	URT0_RTS	URT3_TX	TM20_TRGO	TM36_BK0		MAD6	MAD3
PB15	GPB15	IR_OUT							MAD7	MAD11
PC0	GPC0	ICKO	TM00_CKO	URT0_CLK	URT2_CLK	TM20_OC00	TM36_OC00		MCLK	MWE
PC1	GPC1	ADC0_TRG	TM01_CKO		URT1_CLK	TM20_OC0N	TM36_OC0N		MAD8	MAD4
PC2	GPC2	ADC0_OUT	TM10_CKO		URT2_CLK	TM20_OC10	TM36_OC10		MAD9	MAD12
PC3	GPC3	OBM_P1	TM16_CKO	URT0_CLK	URT1_CLK	TM20_OC1N	TM36_OC1N		MAD10	MAD5
PC4	GPC4	SWCLK	I2C0_SCL	URT0_RX	URT1_RX					
PC5	GPC5	SWDIO	I2C0_SDA	URT0_TX	URT1_TX					
PC6	GPC6	RSTN	RTC_TS	URT0_NSS		TM20_ETR	TM26_ETR		MBW1	MALE
PC7	GPC7	ADC0_TRG	RTC_OUT	URT0_DE			TM36_TRGO		MBW0	MCE
PC8	GPC8	ADC0_OUT	I2C0_SCL	URT0_BRO	URT1_TX	TM20_OC0H	TM36_OC0H		MAD11	MAD13
PC9	GPC9	CMP0_P0	I2C0_SDA	URT0_TMO	URT1_RX	TM20_OC1H	TM36_OC1H		MAD12	MAD6

PC10	GPC10	CMP1_P0	I2C1_SCL	URT0_TX	URT2_TX		TM36_OC2H		MAD13	MAD14
PC11	GPC11	CMP2_P0	I2C1_SDA	URT0_RX	URT2_RX		TM36_OC3H		MAD14	MAD7
PC12	GPC12	CMP3_P0	IR_OUT	DAC_TRG0		TM10_TRGO	TM36_OC3		MAD15	
PC13	GPC13	XIN		URT0_CTS	URT2_RX	TM10_ETR	TM26_ETR			
PC14	GPC14	XOUT		URT0_RTS	URT2_TX	TM10_CKO	TM26_TRGO			
PD0	GPD0	OBM_I0	TM10_CKO	URT0_CLK		TM20_CKO	TM36_OC2			MCLK
PD1	GPD1	OBM_I1	TM16_CKO	URT0_CLK		TM26_CKO	TM36_OC2N	SPI0_CLK		
PD2	GPD2		TM00_CKO	URT1_CLK	TM26_OC00	TM20_CKO	TM36_CKO	SPI0_MOSI		MAD4
PD3	GPD3		TM01_CKO	URT1_CLK	URT3_CLK		TM26_CKO	SPI0_D3		MAD7
PD4	GPD4	TM00_TRGO	TM01_TRGO	URT1_TX	URT3_RTS		TM26_OC00	SPI0_D2		MAD6
PD5	GPD5	TM00_ETR		URT1_RX	URT3_CTS		TM26_OC01	SPI0_MISO		MAD5
PD6	GPD6	CPU_NMI		URT1_NSS	URT3_DE	SPI0_NSSI	TM26_OC02	SPI0_NSS		
PD7	GPD7	TM00_CKO	TM01_ETR	URT1_DE	URT3_NSS		TM26_OC0N	SPI0_D4		MAD0
PD8	GPD8			URT1_RTS	URT3_TX		TM26_OC10	SPI0_D7		MAD3
PD9	GPD9			URT1_CTS	URT3_RX		TM26_OC11	SPI0_D6		MAD2
PD10	GPD10			URT1_BRO	URT3_BRO		TM26_OC12	SPI0_D5		MAD1
PD11	GPD11	CPU_NMI	DMA_TRG1	URT1_TMO	URT3_TMO		TM26_OC1N	SPI0_NSS		MWE
PD12	GPD12	CMP0_P0			TM00_CKO	SPI0_CLK	TM20_OC0H	TM26_OC0H		MALE2
PD13	GPD13	CMP1_P0		OBM_P1	TM00_TRGO		TM20_OC1H	TM26_OC1H		MCE
PD14	GPD14	CMP2_P0		DAC_TRG0	TM00_ETR		TM20_IC0	TM26_IC0		MOE
PD15	GPD15	CMP3_P0		IR_OUT	DMA_TRG0		TM20_IC1	TM26_IC1		
PE0	GPE0	OBM_I0		URT0_TX			TM20_OC00	TM26_OC00	MALE	
PE1	GPE1	OBM_I1		URT0_RX	DMA_TRG1		TM20_OC01	TM26_OC01	MOE	
PE2	GPE2			URT1_TX			TM20_OC02	TM26_OC02	MWE	
PE3	GPE3	OBM_P1		URT1_RX			TM20_OC0N	TM26_OC0N	MCE	MALE2
PE8	GPE8	CPU_TXEV	OBM_I0	URT2_TX		TM36_CKO	TM20_CKO	TM26_CKO		
PE9	GPE9	CPU_RXEV	OBM_I1	URT2_RX		TM36_TRGO	TM20_TRGO	TM26_TRGO		MOE
PE12	GPE12	ADC0_TRG		URT3_TX	TM01_CKO	TM16_CKO	TM20_OC10	TM26_OC10	MBW0	
PE13	GPE13	ADC0_OUT		URT3_RX	TM01_TRGO	TM16_TRGO	TM20_OC11	TM26_OC11	MBW1	
PE14	GPE14	RTC_OUT			TM01_ETR	TM16_ETR	TM20_OC12	TM26_OC12	MALE2	
PE15	GPE15	RTC_TS				TM36_ETR	TM20_OC1N	TM26_OC1N	MALE	
Pin Name	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9

[背景色表明封装引脚组合]

蓝色：高速引脚

5. 内存映射

5.1. 存储器组织

芯片内建 16K 字节 SRAM，有高达 132K 字节的内置 Flash 用于存储代码，数据和可编程系统存储空间的引导码，并且有用于芯片配置的 64 字节 Flash 选项字（OB）。另外，在位于 AHB/APB 设备存储空间中有许多独立于模块的硬件控制寄存器。

用户可为自己的程序代码（AP）、在系统编程代码（ISP）和在应用编程（IAP）的存储配置整个存储器，用户可调整这三个存储空间的大小。

5.2. CPU 内存映射

下图表显示了 CPU 的内存映射，CPU 内存空间被分成 8 块每块 512M 字节内存大小的内存块。被标记为“XN”的块，表示它不能执行代码。

图 5-1. CPU 内存映射




表 5-1. CPU 内存地址映射

块索引	块名称	XN	边界地址		大小	地址空间	注释
			起始地址	结束地址			
7	系统设备	XN	0xE010 0000	0xFFFF FFFF	511MB	VENDOR_SYS	
			0xE000 0000	0xE00F FFFF	1MB	专用外围总线(PPB)	M0 保留的 Cortex M0 内部外围设备
6	外部设备	XN	0xC000 0000	0xDFFF FFFF	512MB	保留	外部存储器 (SRAM, Flash)
5	外部设备	XN	0xA000 0000	0xBFFF FFFF	512MB	保留	外部存储器 (SRAM, Flash)
4	外部 RAM		0x8000 0000	0x9FFF FFFF	512MB	保留	外部存储器 (SRAM, Flash)
3	外部 RAM		0x6000 0000	0x7FFF FFFF	512MB	保留	外部存储器 (SRAM, Flash)
2	外围设备	XN	0x4000 0000	0x5FFF FFFF	512MB	APB/AHB	APB/AHB 模块
1	SRAM		0x3000 8000	0x3FFF FFFF	256MB	保留	
			0x3000 0000	0x3000 7FFF	32KB	保留	为后续使用预留
			0x2000 4000	0x2FFF FFFF	256MB	保留	
			0x2000 3800	0x2000 3FFF	2KB	SRAM	建议上部的 2K 字节用于 DMA
			0x2000 0000	0x2000 37FF	14KB		
0	代码		0x1FF4 0000	0x1FFF FFFF	768KB	保留	
			0x1FF3 0400	0x1FF3 FFFF	63KB	保留	
			0x1FF3 0040	0x1FF3 03FF	960B	OB Flash-2	
			0x1FF3 0000	0x1FF3 003F	64B		硬件选项字-2 (64 字节)
			0x1FF2 0400	0x1FF2 FFFF	63KB	保留	
			0x1FF2 0050	0x1FF2 03FF	944B	OB Flash-1	
			0x1FF2 0040	0x1FF2 004F	16B		随机 ID (16-byte)
			0x1FF2 0000	0x1FF2 003F	64B		硬件选项字-1 (64 字节)
			0x1FF1 0400	0x1FF1 FFFF	63KB	保留	
			0x1FF1 0040	0x1FF1 03FF	960B	OB Flash-0	
			0x1FF1 0000	0x1FF1 003F	64B		硬件选项字-1 (64 字节)
			0x1FF0 0400	0x1FF0 FFFF	63KB	保留	
			0x1FF0 0000	0x1FF0 03FF	1KB	ISPD Flash	ISP 数据闪存
			0x1C02 0000	0x1FEF FFFF	63MB	保留	
			0x1C00 0000	0x1C01 FFFF	128KB	ISP Flash	引导闪存 (可设置大小)
			0x1A02 0000	0x1BFF FFFF	32MB	保留	
			0x1A00 0000	0x1A01 FFFF	128KB	IAP Flash	数据闪存 (可设置大小)
			0x1802 0000	0x19FF FFFF	32MB	保留	
			0x1800 0000	0x1801 FFFF	128KB	AP Flash	应用闪存 (可通过芯片选项设置大小)
			0x0002 0000	0x17FF FFFF	384MB	保留	
			0x0000 0000	0x0001 FFFF	128KB	重定向内存空间	中断向量 0x0000 00C0~0x0000 0000

XN: 不可执行, 1 块 = 512MB

5.3. 外围存储器范围

表 5-2. 外设存储器范围地址

地址类型	地址范围		大小	区块 / 组 外设	模块	注释
	起始地址	结束地址				
APB	0x5F00 0100	0x5FFF FFFF	16MB	APB	保留	
	0x5F00 0000	0x5F00 00FF	256B		APB	APB 模块全局控制
	0x5E00 0000	0x5EFF FFFF	16MB	保留	保留	
	0x5D04 0100	0x5DFF FFFF	16MB	WDT/RTC	保留	
	0x5D04 0000	0x5D04 00FF	256B		RTC	实时时钟
	0x5D01 0100	0x5D03 FFFF	192KB		保留	
	0x5D01 0000	0x5D01 00FF	256B		WWDT	窗口看门狗定时器
	0x5D00 0100	0x5D00 FFFF	64KB		保留	
	0x5D00 0000	0x5D00 00FF	256B		IWDG	独立看门狗定时器
	0x5C08 0100	0x5CFF FFFF	15MB	CMP/DAC	保留	
	0x5C08 0000	0x5C08 00FF	256B		DAC	数字转模拟控制器
	0x5C00 0100	0x5C07 FFFF	512KB		保留	
	0x5C00 0000	0x5C00 00FF	256B		CMP	模拟比较器 0,1,2,3
	0x5B00 0100	0x5BFF FFFF	16MB	ADC	保留	
	0x5B00 0000	0x5B00 00FF	256B		ADC	模拟转数字控制器
	0x5700 0000	0x5AFF FFFF	64MB	保留	保留	
	0x5686 0100	0x56FF FFFF	8MB	TM2x/3x	保留	
	0x5686 0000	0x5686 00FF	256B		TM36	4 IC/OC/Break 的 16+16 位定时器
	0x5606 0100	0x5685 FFFF	8MB		保留	
	0x5606 0000	0x5606 00FF	256B		TM26	2 IC/OC 的 16+16 位定时器
	0x5600 0100	0x5605 FFFF	384KB		保留	
	0x5600 0000	0x5600 00FF	256B		TM20	2 IC/OC 的 16+16 位定时器
	0x5586 0100	0x55FF FFFF	8MB	TM0x/1x	保留	
	0x5586 0000	0x5586 00FF	256B		TM16	通用 16+16 位定时器/计数器
	0x5580 0100	0x5585 FFFF	384KB		保留	
	0x5580 0000	0x5580 00FF	256B		TM10	通用 16+16 位定时器/计数器
	0x5501 0100	0x557F FFFF	8MB		保留	
	0x5501 0000	0x5501 00FF	256B		TM01	通用 8+8 位定时器/计数器
	0x5500 0100	0x5500 FFFF	64KB		保留	
	0x5500 0000	0x5500 00FF	256B		TM00	通用 8+8 位定时器/计数器
	0x5400 0000	0x54FF FFFF	16MB	保留	保留	
	0x5300 0100	0x53FF FFFF	16MB	SPI	保留	
	0x5300 0000	0x5300 00FF	256B		SPI0	具有数据缓冲的 SPI 总线控制器
	0x5208 0000	0x52FF FFFF	16MB	UART	保留	
	0x5203 0000	0x5203 00FF	256B		URT3	增强型 UART 总线控制器
	0x5202 0100	0x5202 FFFF	64KB		保留	
	0x5202 0000	0x5202 00FF	256B		URT2	增强型 UART 总线控制器
	0x5201 0100	0x5201 FFFF	64KB		保留	
	0x5201 0000	0x5201 00FF	256B		URT1	增强型 UART 总线控制器
	0x5200 0100	0x5200 FFFF	64KB		保留	
	0x5200 0000	0x5200 00FF	256B		URT0	增强型 UART 总线控制器

	0x5101 0100	0x51FF FFFF	16MB	I2C	保留	
	0x5101 0000	0x5101 00FF	256B		I2C1	I2C 总线控制器
	0x5100 0100	0x5100 FFFF	64KB		保留	
	0x5100 0000	0x5100 00FF	256B		I2C0	I2C 总线控制器
	0x5000 0100	0x50FF FFFF	16MB	EXT 中断	保留	
	0x5000 0000	0x5000 00FF	256B		EXIC	外部中断控制器
AHB	0x4FF0 0100	0x4FFF FFFF	1024KB	芯片	保留	
	0x4FF0 0000	0x4FF0 00FF	256B		CFG	硬件选项(NVR0/1/2)
	0x4F00 0100	0x4FEF FFFF	15MB		保留	
	0x4F00 0000	0x4F00 00FF	256B		WRI	烧录器接口控制
	0x4E00 0000	0x4EFF FFFF	16MB	保留	保留	
	0x4D02 0100	0x4DFF FFFF	16MB	内存	保留	
	0x4D02 0000	0x4D02 00FF	256B		EMB	EMB 总线控制器
	0x4D00 0100	0x4D01 FFFF	128KB		保留	
	0x4D00 0000	0x4D00 00FF	256B		MEM	内存控制器
	0x4C03 0100	0x4CFF FFFF	16MB	系统	保留	
	0x4C03 0000	0x4C03 00FF	256B		SYS	系统和芯片控制
	0x4C02 0100	0x4C02 FFFF	64KB		保留	
	0x4C02 0000	0x4C02 00FF	256B		PW	电源管理控制器
	0x4C01 0100	0x4C01 FFFF	64KB		保留	
	0x4C01 0000	0x4C01 00FF	256B		CSC	时钟源控制器
	0x4C00 0100	0x4C00 FFFF	64KB		保留	
	0x4C00 0000	0x4C00 00FF	256B		RST	复位源控制器
	0x4BF0 0100	0x4BFF FFFF	1024KB	通用	保留	
	0x4BF0 0000	0x4BF0 00FF	256B		DMA	直接存储器访问
	0x4B00 0100	0x4BEF FFFF	15MB		保留	
	0x4B00 0000	0x4B00 00FF	256B		GPL	通用逻辑
	0x4500 0000	0x4AFF FFFF	96MB	保留	保留	为后续设计预留
	0x4404 0100	0x44FF FFFF	16MB	IO 配置	保留	
	0x4404 0000	0x4404 00FF	256B		PE	
	0x4403 0100	0x4403 FFFF	64KB		保留	
	0x4403 0000	0x4403 00FF	256B		PD	
	0x4402 0100	0x4402 FFFF	64KB		保留	
	0x4402 0000	0x4402 00FF	256B		PC	
	0x4401 0100	0x4401 FFFF	64KB		保留	
	0x4401 0000	0x4401 00FF	256B		PB	
	0x4400 0100	0x4400 FFFF	64KB	保留	保留	
	0x4400 0000	0x4400 00FF	256B		PA	
	0x4200 0000	0x43FF FFFF	32MB	保留		为后续设计预留
	0x4100 0200	0x41FF FFFF	16MB	保留		
	0x4100 0000	0x4100 01FF	512B	GPIO	IOP	IO 口输入/输出
	0x4000 0000	0x40FF FFFF	16MB	保留		为后续设计预留

5.4. 启动模式

芯片启动时，根据硬件配置选项字（**OB**），从三种启动方式中选择一种启动：

- 从用户应用程序（AP）Flash 引导启动

- 从在系统编程（ISP）引导启动
- 从内嵌 SRAM 引导启动

6. 功能描述

6.1. CPU 内核

6.1.1. 介绍

该芯片内嵌了一个 Cortex™-M0 的 CPU 内核。该处理器是一个可配置、多平台、32 位 RISC 处理器。它拥有 1 个 AMBA AHB-Lite 接口和 1 个 NVIC 组件。它还拥有可选的 DAP 硬件调试功能。

该处理器可处理 Thumb 代码并与其它 Cortex-M 系列的处理器兼容。该型号支持两种模式：Thread 模式和 Handler 模式。Handler 模式是作为异常的结果进入，一个异常的返回只能在 Handler 模式发出。Thread 模式在复位时进入，也可以作为异常的结果进入。


6.1.2. CPU 特性

- ARM 32 位 Cortex-M0 CPU
- 工作频率可达 48MHz
- 内置 1 个带 4 级优先级 32 个外部中断输入的 NVIC
- 内置 1 个 24 位系统滴嗒定时器
- 内置 1 个单周期 32 位乘法器
- 内置 1 个有 2 个监视点和 4 个断点的 SWD 串行调试器
- ARMv6-M Thumb® 指令集

6.1.3. ARM Cortex-M0 处理器

下面的图表显示了 ARM Cortex-M0 处理器框图。

图 6-1. ARM Cortex-M0 处理器



6.2. 电源管理

6.2.1. 简介

芯片电源仅通过单电源输入实现，并内嵌 1 个 LDO 提供内部核心逻辑的供电，该芯片支持 1 个电源控制器（PW）来管理上电复位电路（POR）、低压复位电路（LVR）、掉电检测器（BOD0/1）、低功耗控制和唤醒控制。

它支持两种低功耗模式：**SLEEP** 模式和 **STOP** 模式，低功耗模式可以降低芯片功耗和提供多种不同的针对芯片应用程序的节电方案。

6.2.2. 芯片电源特性

- 内置 1 个稳压器输出 1.8V 为核心逻辑供电
- 内置两个掉电检测器
 - BOD0 检测 1.7V
 - BOD1 可选择检测 4.2V/3.7V/2.4V/2.0V
- 内置 1 个带有低功耗和唤醒控制的电源管理控制器
- 支持 3 种电源工作模式
 - On(一般) 模式、**SLEEP**、**STOP** 低功耗模式

6.2.3. 电源工作模式

电源控制器一共支持 **ON**, **SLEEP**, **STOP** 三种电源工作模式。

● ON 模式

ON 模式下，CPU 能够以全速运行，所有的外设均可以满功率正常进行工作，同时，这些模块也可以为了降低功耗而独立的进行启用和禁用。

● SLEEP 模式

SLEEP 模式下，只有 CPU 会被冻结进入 CPU 睡眠模式，所有的外设可以自行设置继续工作或者休眠。

在该模式下，芯片可被关联的中断或者事件发生唤醒。

● STOP 模式

STOP 模式可提供最低的功耗，与 SLEEP 模式不同的地方是 CPU 进入深度睡眠模式，并且除了一些特别的模块或设备之外的其它所有外设都被禁止。这些特别的模块或设备可以配置成在 STOP 模式下继续工作或不工作。它们包括 IWDG, RTC, CMP 模块和 LVR, BOD0, BOD1。内部的稳压器也同样会在低功耗模式运行。

在该模式下，芯片可被一些外部输入总线（GPIO）和一些事件检测唤醒。

6.2.4. 供电

芯片的电源只需要通过一个简单的 PCB 设计的 1 个电源输入即可进行供电，它使用内嵌的 1 个内部低压差线性稳压器（LDO）可产生+1.8V 电压 VDDC 来为核心逻辑进行供电。

VDD 引脚用于 IO 电源输入和内部 LDO 输入，**VSS** 引脚用于连接内部 LDO、硬核和数字逻辑的内部参考地的外部接地。**VRO** 引脚是 LDO 的输出，而且为了保证正常工作，它还需要连接旁路电容。**+VREFF** 引脚是 ADC 参考电压的输入，在一般应用中可以连接 **VDD** 引脚。

6.2.5. CPU 掉电

为了让芯片进入低功耗模式，固件必须执行 WFI 或者 WFE 指令来让 CPU 强制进入 sleep 模式或者 deep sleep 模式。然后芯片就会进入 **SLEEP** 或者 **STOP** 模式。用户可以在固件执行 WFI 或者 WFE 指令后通过设置 CPU 的 SLEEPDEEP 寄存器来配置 CPU 的 sleep 模式。

表 6-1. 低功耗模式选择

CPU	系统	CPU 寄存器
		SLEEPDEEP
Run	ON	x
sleep	SLEEP	0
deep sleep	STOP	1

6.3. 系统复位

6.3.1. 简介

在复位过程中，所有的寄存器都会被设置成它的初始值，程序也会从复位向量开始执行。该芯片包含了 1 个复位源控制器（RST）来管理多种复位源并产生热复位和冷复位信号给芯片系统和内部模块。该控制器还为固件提供了复位事件标志，从而能对发生的复位源进行识别。

6.3.2. 芯片复位特性

- 内嵌 POR(上电复位)/LVR(低电压复位)电路
- 内置 1 个复位源控制器
 - 可为复位源编程芯片冷复位和热复位
 - 为内部模块提供独立的软件复位控制
- 提供多种复位源
 - POR/LVR/BOD0/BOD1/外部复位引脚输入/软件强制复位
 - IWDG/WWDT/ADC/比较器
 - IAR(非法地址错误复位)/Flash 访问保护错误复位
 - 时钟丢失检测(MCD)复位

6.3.3. 芯片复位等级

该芯片提供 3 级复位等级：POR 复位、冷复位、热复位。POR 复位是最高优先级的复位，并且它是通过芯片硬件被产生的。冷复位是第二优先级的复位源，热复位则是最低优先级的复位源。

当 POR 复位发生时，它会导致芯片发生冷复位，而当冷复位发生时，它会导致芯片发生热复位。

● 上电复位

上电复位 (**POR**) 用于上电时内部复位芯片和 CPU。在 VDD 供电高于 POR 电压之前，该芯片都会保持复位状态而不开始工作。而且，一旦 VDD 供电低于 POR 阈值电压，该复位状态便会再次启动。在整个掉电周期内，为了保证上电复位，在重新开始供电之前，VDD 必须低于 POR 阈值电压。

● 冷复位

冷复位是第二优先级复位，当 POR 复位发生时，冷复位也会被产生，它会向比如 IWDG, WWDT ...等模块发送指令去执行深层模块复位。它还会导致所有的硬件配置 **OB** 重载，并禁用支持寄存器锁定功能的模块的寄存器锁定功能。

● 热复位

热复位是最低优先级的复位。热复位也会在冷复位发生时被产生。它发送给所有的模块以清除标志和硬件电路。它会导致一些硬件设置 **OB** 重载，并复位未锁定或者不支持锁定功能的模块的寄存器到默认值。如果 RST 控制器是未锁定的，它还会清除 RST 控制器的热复位源使能位。

6.3.4. 外部复位

该芯片通过保持 **RSTN** 引脚低电平来提供 1 个外部硬件复位输入。**RSTN** 引脚通过硬件配置 **OB** 配置为外部复位引脚或者其他（GPIO...）等引脚。为了保证可靠的上电复位，通过 **RSTN** 引脚进行硬件复位是必须的。

6.3.5. 模块复位

对于每个 AHB 或 APB 控制模块，它可以接收系统的热复位信号来重置模块的控制标志、寄存器和逻辑电路。对于 IWDG、WWDT、RTC、PW、CSC 和 MEM 的一些模块，它们可以接收冷复位以解除寄存器锁定功能并重置模块。

6.4. 系统时钟

6.4.1. 简介

该芯片内置 1 个时钟源控制器（CSC）用于系统时钟源管理。在系统应用中，有四种时钟源：内部高频 RC

振荡器(*IHRCO*)、内部晶体振荡器(*XOSC*)、内部低频 RC 振荡器(*ILRCO*)、外部时钟输入(*EXTCK*)。

内嵌一个 *XOSC* 振荡器用于外部 Xtal 电路。1 个 PLL 用于倍频时钟源，并且为 CPU 和其它的外围模块输出时钟。1 个时钟丢失检测器(*MCD*)用于监视外部 Xtal 或者外部时钟源。

6.4.2. 芯片时钟特性

- 内嵌 32KHz 的 *ILRCO* (内部低频 RC 振荡器)
- 内嵌 *IHRCO* (内部高频 RC 振荡器)
 - 被校准到 11.059 或 12MHz $\pm 1\%$ @+25°C
- 内嵌 PLL 最高可被倍频至 48MHz 输出给系统时钟
- 内嵌用于外部 32KHz 或者 4 到 25MHz Xtal 的带 MCD 的 *XOSC* 振荡器
- 支持最高 36MHz 的外部时钟输入
- 内置 1 个用于模块时钟使能控制的时钟源控制器
- 支持内部 *XOSC* 振荡器和内部 *ILRCO*/*IHRCO* 时钟输出

6.4.3. 系统时钟源

在系统应用中，有四种时钟源：内部高频 RC 振荡器(*IHRCO*)、内部晶体振荡器(*XOSC*)、内部低频 RC 振荡器(*ILRCO*)、外部时钟输入(*EXTCK*)。软件可以选择其一并立即进行切换，但是软件在切换之前必须确定时钟源已稳定。

6.4.4. PLL 时钟

1 个 PLL 用于倍频来自 *IHRCO*、*ILRCO*、*XOSC* 和 *EXTCK* 的系统时钟源。PLL 输入频率范围为 5~7 MHz 而输出时钟频率可达 96MHz 或 144MHz。

6.4.5. 模块运行时钟控制

CSC 模块可以为内部模块进行运行时钟使能设定和时钟源选择。为了让模块正常工作，用户必须先选择和使能模块运行时钟。

6.5. 系统一般控制

6.5.1. 简介

该芯片内嵌 1 个系统控制 (SYS) 模块用于系统一般控制。该控制器包含了 1 个系统事件中断全局使能控制和芯片制造识别码。

6.5.2. 特性

- 用于中断源的系统中断全局使能控制
- 芯片制造识别码 – 设备 ID, 产品 ID, 用户 ID, 模块选项

6.6. 存储器访问

6.6.1. 简介

该芯片有单独的地址空间用于程序和数据存储。程序和数据存储的逻辑分离允许使用 32 位地址进行访问，从而使 CPU 能够快速存储和操作。该芯片支持 1 个内存控制器 (MEM) 来管理内部 Flash 和 SRAM 的访问工作。

6.6.2. 特性

❖ 嵌入式存储器

- 内嵌为应用提供的 132K 字节 Flash
 - 可选择 40K/72K/104K/132K 字节 Flash 的不同产品
- 内嵌 16K 字节 SRAM

❖ 存储控制器特性

- 支持 ICP (在电路编程)通过 SWD 接口更新 ISP 引导代码
- 支持 ISP (在系统编程) 更新应用代码
 - 支持可编程的 ISP 存储空间存储 ISP 引导码
 - 提供固定 1K 字节的 ISPD Flash 用于 ISP 专用数据
- 支持 IAP (在应用编程)更新应用数据
 - 支持可编程 1M 字节地址低边界
- 支持 Flash 页面(1K 字节)擦除

6.6.3. 存储控制器

存储控制器支持访问片上 Flash 存储、AHB 总线上的 SRAM。它包括用于访问 Flash 存储的 **ICP** (在电路编程)/ **ISP** (在系统编程)/ **IAP** (在应用编程) 电路，用于硬件选项寄存器加载的选项字加载器和具有访问外部存储器能力的外部存储器总线 EMB 接口。

该芯片有高达 132K 字节的内置 Flash 用于存储代码，数据和可编程系统存储空间的引导码，并且有用于芯片配置的 64 字节 Flash 选项字。

存储器控制器 (MEM) 支持读取/编程 (写入)/擦除闪存。用户不需通过任何寄存器而通过 CPU 读取指令直接从 Flash 读取数据。对于“编程”模式，MEM 提供 32 位数据写入 Flash 操作用于数据的更新。对于“擦除”模式，擦除地址仅在低 10 位 CPU 地址=0 (X.X00 0000 000 B) 有效，并寻址 1K 字节对齐。

6.6.4. 用于 Flash 的 ICP/ISP/IAP

芯片上提供 3 种 Flash 访问模式用于 ICP、ISP、IAP 应用：编程模式和读模式。ICP 允许使用硬件 SWD 接口更新 Flash 的全部内容，并且不需要任何固件请求。另外，用户可以使用 ISP 和 IAP 这两种模式来将新数据更新到 Flash，并通过固件 Flash 访问处理流程获得 Flash 内容。

6.6.5. 硬件选项字 Flash

一共有最多 64 字节的片上选项字 Flash，用于存储硬件选项设置。

嵌入式选项字(**OB**)Flash 在上电复位后会被加载到硬件设置字节寄存器(**OR**)。硬件设置 **OR** 被设计用来配置时钟源来自内部 RC 振荡器或晶体振荡器；引导存储选择从 AP、ISP Flash 或 SRAM；IAP 的存储空间大小；其他芯片配置……等。

6.7. EMB

该芯片内置 1 个外部存储总线 (EMB) 控制器用来访问 SRAM、NOR/NAND Flash、8080 接口 LCD 外部设备。EMB 控制器支持地址总线 and 数据总线复用模式，此外，它提供两个地址锁存使能信号用于支持地址和数据周期的多重控制。

6.7.1. 特性

- 支持 SRAM, NAND/NOR-Flash, LCD 接口
- 支持同步或异步时序模式控制
- 支持 16 位数据宽度
- 支持多种类型的混合地址/数据模式
- 提供可选的 16/24/30 位地址模式
 - 16 位数据宽度的存储空间 128K/32M/ 2G 字节
- 支持使用 DMA 缓冲接收和发送的数据
- 可配置时序周期的地址锁存时间和数据访问时间

6.7.2. EMB 控制功能

EMB 支持 16 位数据宽度数据总线和可选 16/24/30 位的地址模式。外部设备的最大存储空间为 16 位数据宽度的 128K /32M/2G 字节。

EMB 支持多种类型的地址和数据接口模式。包含了多种类型的混合地址和数据模式。

EMB 支持为外部设备灵活设计的多种时序和可编程时序周期。

6.8. GPIO

6.8.1. 简介

该芯片有以下 I/O 口：**PA[15:0]**, **PB[15:0]**, **PC[14:0]**, **PD[15:0]**, **PE[0:3][8:9][12:15]**。LQFP80 封装下支持最多 73 个 GPIO 引脚。**RSTN** 引脚是一个在 **PC6** 的功能复用引脚。如果选择外部晶振作为系统时钟输入，**PC13** 和 **PC14** 会被配置成 **XIN** 和 **XOUT**。实际可用的 I/O 引脚取决于使用的封装类型。

该芯片为每个 GPIO 端口内置了几个 IO 模式控制(**PA/PB/PC/PD/PE**)模块。这些模块被用于 GPIO 引脚 IO 模式控制、功能复用选择、驱动强度设置、输入反相选择、上拉使能、抗尖峰脉冲滤波器和高速使能。此外，1 个内置的 IO 端口访问控制(**IOP**) 模块被用于控制每个 GPIO 端口的 GPIO 的输入输出状态。

6.8.2. 特性

- 支持 GPIO 引脚
 - LQFP80 封装下最多 73 个 GPIO 引脚
- 提供引脚独立的可选 IO 模式
 - 推挽输出
 - 准双向
 - 开漏输出
 - 高阻抗输入
 - 模拟 IO
- 灵活的引脚功能复用选择
- 支持引脚独立的可编程驱动强度
- 支持引脚独立的 IO 去尖峰脉冲滤波器
- 支持引脚独立的输入反相选择
- 支持引脚独立的上拉选项
- 支持为 **PC[3:0]**, **PC14**, **PD[3:0]** 引脚提供高速选项

6.8.3. GPIO 控制块

GPIO 控制块包含了 IOM（输入输出模式控制）、IOP（输入输出端口访问控制）和 AFS（功能复用选择）块。

- IO 工作模式

IO 工作模式支持模拟 IO、数字输入、拉高输出、开漏输出、准双向功能。为每个引脚独立地提供可选择的 IO 模式。

IO 模式控制块支持为每个引脚独立地提供可编程 IO 工作模式、高速输出选项、拉高选项、驱动输出强度、IO 去尖峰脉冲滤波器和输入反相选择。

- IO 端口访问

当 AFS 为任何 IO 引脚设置成 GPIO 功能模式时，用户可以直接设置逻辑输出或获得 IO 引脚的逻辑输入。有 1 个独立的数据输出寄存器的位为各个引脚存储输出逻辑值。此外，用户可以为每个 GPIO 引脚直接读取输入数据寄存器位从而获取 GPIO 的引脚逻辑状态。

对于固件控制，有 1 个设置控制位来设置数据输出寄存器位和 1 个清除控制位来清除各个 GPIO 引脚的数据输出寄存器位。

该芯片提供 1 个设置或清除寄存器控制位来为各个 GPIO 引脚设置、清除数据寄存器位或者读引脚状态。该寄存器位写 1 是设置数据位，写 0 是清除数据。读寄存器的位可以得到 GPIO 的引脚状态。由于该寄存器的位是 8 位存储空间，固件很容易通过 CPU 字节访问指令来单独控制 GPIO。它有些类似于 8051 单片机的按位访问 IO 控制。

- 功能复用选择控制

用户可以独立地为每个 GPIO 引脚通过 AFS 矩阵配置模块功能 IO 和 IO 引脚之间的复用功能。一般来说，AFS 的默认设置是 GPIO 引脚的 GPIO 功能，除了 **XIN/XOUT**、**SWCLK/SWDIO** 和 **RSTN** 功能之外。这些引脚可被硬件配置 **OB** 改变。

6.9. 中断

6.9.1. 简介

复位之后，CPU 从复位中断向量(0x00000004)寻址开始执行，那里应当是用户应用程序的起始位置。为了使用中断服务，中断服务地址必须位于 0x000000BF~0x00000000 之间。

该 ARM cortex M0 CPU 内嵌了 1 个 NVIC（嵌套向量中断控制器）用于 32 个有着 4 级优先级的外部中断输入，此外，内置了 1 个与 NVIC 连接的 EXIC（外部中断控制器）模块。

6.9.2. 中断特性

- 内置 1 个有 32 个 4 级优先级外部中断的 NVIC
- 内置 1 个与 NVIC 连接的 EXIC（外部中断控制器）模块
 - 独立的高/低电平和上升/下降沿触发选择
- 内置 1 个 WIC（唤醒中断控制器）用于唤醒事件控制
- 所有的 GPIO 引脚均可被设置为中断源和按键输入
 - 支持端口“或”逻辑用于中断功能
 - 支持端口“与”逻辑用于 KBI 功能
- 支持外部引脚用于 CPU NMI/RXEV/TXEV 功能
 - 可设置引脚用于 CPU NMI 输入功能
 - 可设置引脚用于 CPU RXEV 输入功能
 - 可设置引脚用于 CPU TXEV 输出功能

6.9.3. 中断结构

每个中断在程序存储器中被分配一个固定的位置。中断会导致 CPU 转跳至那个位置，在那里执行服务程序。比如 NMI 中断，会被分配到 0x00000008 地址，当 NMI 被使用时，它的服务程序就必须在 0x00000008 地址开始执行。

中断服务位置的间隔为 4 字节：用于复位中断的 0x00000004、用于 **NMI** 的 0x00000008、用于 **Hard-Fault** 的 0x0000000C、用于 **SVCALL** 的 0x000 000 2C、用于 **PendSV** 的 0x00000038、用于 **SysTick** 的 0x0000003C 等。

- 异常类型

NVIC 有 7 种异常类型：**Reset**、**NMI**、**HardFault**、**SVCALL**、**PendSV**、**SysTick** 和中断(IRQ)。NVIC 支持 32 个外部中断输入。中断是由外围设备发出信号或由软件请求生成的异常。4 级优先级中断结构在处理这些中断源方面具有很大的灵活性。

- 中断源

“待定位”是通过设置“设置使能位”来产生一个已被使能的中断的中断标志。“待定位”可以被软件设置或清除，结果与硬件设置或清除的结果相同。也就是说，中断可以被软件生成，也可以将挂起的中断取消。“优先级位”决定了各个中断的优先级。“级别优先级”是用于解析同优先级的并发请求的轮询序列。“向量地址”是在程序存储器内的中断服务程序的入口。

表 6-2. 中断源表

NVIC						注释
异常 No.	IRQ No.	中断名称	优先级	激活	异常处理程序	
0	-	Initial	-			
1	-	Reset	-3	异步		复位异常
2	-14	NMI	-2	异步	系统处理程序	不可屏蔽中断
3	-13	HardFault	-1	同步	错误处理程序	Cortex-M0 Hard Fault 中断
4~10	-	保留	-			
11	-5	SVC	可设置	同步	系统处理程序	Cortex-M0 SV 广播中断
12~13	-	保留	-			
14	-2	PendSV	可设置	异步	系统处理程序	Cortex-M0 Pend SV 中断
15	-1	SysTick	可设置	异步	系统处理程序	Cortex-M0 System Tick 中断
16~47	0~31	-	可设置	异步	ISRs	通用中断
可设置：可设置优先级为 0~3						

● 中断优先级

用于服务中断的优先级方案具有 4 个中断级别。CPU 寄存器内的优先级位 IPR0-7、SHPR2、SHPR3 决定了各个中断的优先级。

中断优先级寄存器为每个中断提供 8 位优先级字段和为每个寄存器包含了 4 个优先级字段。处理器只执行每个字段的 [7:6] 位，[5:0] 位读取为零并忽略写入。

高级优先级中断不会被低级优先级中断请求中断。如果同时接收到两个不同优先级的中断请求，则执行优先级较高的请求。当同时接收到两个相同优先级的中断请求，则根据内部轮询序列执行服务程序。“中断源”表格展示了同优先级下的内部轮询序列和中断向量地址，异常数字越低，优先级越高。

6.9.4. 嵌套向量中断控制器

Cortex-M0 处理器集成了 1 个可配置的嵌套向量中断控制器 (NVIC)，它支持低延迟中断处理，并且包括非屏蔽中断(NMI)。NVIC 提供了 1 个零抖动中断选项和 4 个中断优先级。

中断处理程序不需要任何汇编程序代码，或 ISR 中删除任何代码开销。尾链优化也显著地降低了从一个 ISR 切换到另一个 ISR 时的开销。

为了优化低功耗设计，NVIC 集成了 sleep 模式。Sleep 模式包含可选的 deep sleep 模式从而使整个设备能快速降低功耗。

6.9.5. 唤醒中断控制器

该芯片包含了 1 个能检测来自 EXIC 的中断和唤醒事件并将处于 deep sleep 模式的处理器唤醒的唤醒中断控制器 (WIC)。只需要将 CPU 的 SCR 寄存器内的 DEEPSLEEP 位置 1，就可以使能 WIC。WIC 是不可编程的，也不含有任何寄存器或者用户接口，它是完全通过硬件信号工作的。

6.9.6. 外部中断控制器

外部中断控制器 (EXIC) 含有 4 个外部端口中断块 (EXINT) 来管理外部引脚的输入中断事件，还有 1 个唤醒控制块来控制 NMI、RXEV 事件和唤醒事件。EXIC 还作为内部模块和 NVIC 之间的接口控制器，用于中断和唤醒事件管理。

6.10. 通用逻辑

6.10.1. 简介

该芯片内置 1 个通用逻辑 (GPL) 模块, 它提供了数据顺序调换、奇偶校验、数据反相和 CRC 的多种功能。

6.10.2. 特性

- 支持数据反相、位顺序调换、字节顺序调换和奇偶校验
 - 数据位序改变, 支持 8/16/32 位
 - 数据字节顺序在大端和小端之间改变, 支持 32 位
 - 支持 8/16/32 位奇偶校验
- 支持 CRC (循环冗余码校验) 计算
 - 可编程 CRC 初始值
 - CRC 输出位顺序改变
- 具有固定公共多项式的 CRC
 - CRC8 多项式 0x07
 - CRC16 多项式 0x8005
 - CCITT16 多项式 0x1021
 - CRC32(IEEE 802.3) 多项式 0x4C11DB7
- 支持使用 DMA 缓冲输入的数据

6.11. APB 一般控制

6.11.1. 简介

该芯片内置 1 个 APB (APB 总线一般控制)模块用于 APB 设备的一般控制。

6.11.2. 特性

- 定时器同步实现 TMx 定时器模块的全局控制
- TMx 定时器的定时器内部触发/时钟源选择
- OBM(输出信号中止和调制)控制
 - 支持 OBM 输出信号中止和调制控制
- 红外遥控调制输出

6.12. 直接存储器访问

该芯片内置 1 个直接存储器访问控制器 (DMA)用于加强外设-内存、内存-内存、外设-外设的数据传输。数据可以在不使用 CPU 资源的情况下快速的通过 DMA 传输。

注意: 在该章节描述中, 标志 (n= DMA 通道号)是用于寄存器、标志和引脚/端口的。

6.12.1. 特性

- 3 个可独立配置的硬件 DMA 通道
 - 内存、APB 和 AHB 外设可作为源和目标进行访问
 - 内存包含 SRAM、EMB 访问的存储空间
 - 外设包含 ADC0、DAC、I2Cx、URTx、SPIx、TM36 模块
- DMA 传输类型管理
 - 内存-内存
 - 外设-内存
 - 内存-外设

- 外设-外设
- 内置 2 种优先级控制用于通道请求
 - 轮询通道请求
 - 软件设置优先级
- 可编程传输数据数量最多 65535
- 可编程数据位长度 1,2,4
- 支持循环发送模式和自动重载起始地址控制
- 为外部引脚触发请求提供 single/block/demand 模式

6.12.2. DMA 控制块

DMA 控制器 (DMA) 用于 AHB 外设、APB 外设、SRAM 和外部存储器的这些源和目标之间传输数据。DMA_TRG0 和 DMA_TRG1 这两个外部引脚能够作为 DMA 数据传输的触发信号输入。

6.13. ADC

6.13.1. 简介

该芯片内嵌 1 个 12 位逐步逼近式 ADC (模拟转数字转换器) 1 个可增益 1~4 的 PGA (可编程增益放大器) 和输出代码控制的数字逻辑的 ADC0 模块。它支持可配置的包含 16 条外部和 4 条内部源的多路复用通道。模数转换可在单次、持续、单循环扫描或持续循环扫描模数下进行。

6.13.2. 特性

- 12 位 400Ksps 的 SAR ADC
 - 可设置分辨率: 12/10/8 位
 - 可设置采样时间
- 提供 16 条外部通道和 4 条内部通道输入
 - 内部通道源: VBG, VSSA, DAC 输出, ADC 参考电压
- 支持自动采样, 并且可被外部引脚、内部事件、软件位触发
- 输出的数据可选左对齐/右对齐
- 带旁路选项的内置输入缓冲
- 可编程偏移量
- 可编程增益: 1~4
- 在采样结束、转换结束、扫描转换结束后产生中断
- 支持窗口电压监测
 - 2 级可编程窗口阈值
- 内置 1 个用于 ADC 输出的硬件累加器
- 支持单次扫描/通道扫描/循环扫描
- 支持自校准以减少转换误差
- 支持使用 DMA 缓冲 ADC 的数据
- 支持 Wait 模式
 - 以低频防止应用中的 ADC 过载
- 支持 Auto-off 模式
 - 在转换激活期间之外, ADC 会自动关闭

6.13.3. ADC 控制块

ADC 控制块由 1 个带参考电压电路的模拟多路复用器 (AMUX) 和 16 个输入通道, 1 个 400Ksps/12 位 SAR (逐步逼近寄存器), ADC 转换触发启动控制块和变化扫描控制块组成。

● ADC 输入通道

模拟多路复用器 (AMUX) 选择 ADC 的输入, 允许在单端模式下所有的输入引脚都可被测量。

用于 A/D 转换器的模拟输入引脚还具有用于数字输入和输出功能的 I/O 引脚。为了提供适当的模拟性能, 与 ADC 一起使用的引脚需要禁用数字输出, 将端口引脚置仅输入模式即可。此外, 当模拟信号被用于 **ADC_1[15:0]** 引脚且不需要将此引脚作为数字输入时, 软件可以将相应的引脚设置成 AIO 模式来关闭数字输入缓冲区来降低电源功耗。

● 单端和差分模式

ADC 支持单端和差分两种工作模式, 用户可以根据应用自行选择 ADC 的工作模式选择单端或差分模式。当选择差分模式时, **ADCL_4** 引脚作为负极输入, 而正极输入可以选择其他输入引脚。当选择单端模式时, 负极引脚会被短路到共模电压 (**VCM**), 同时, 正极输入可以从任何输入引脚进行输入。

ADC 在单端或差分模式下可以将 ADC 输出转换为无符号或带符号码。

● ADC 采样时间

对于输入信号质量和转换速度的问题, 用户可以调整 ADC 的采样时间, 在实际的应用中, 若转换速率与信号带宽是合理且有效的, 则一般选择增加 ADC 采样时间来获得更稳定的电压和更好的 ADC 性能。

● ADC 转换模式

ADC 支持单次、通道扫描、循环扫描三种转换模式。

● ADC 输出控制

当 ADC 转换结束了, 产生的 ADC 原始代码被发送到 ADC 输出控制块中, 这些控制块包含数字偏移调节器、符号码转换器、数字分辨率调节器、电压窗口检测器、代码限制器和数据对齐调节器。

ADC 输出代码会通过被 ADC 输出控制块调整并存储转换结果数据到 ADC 数据寄存器中。

● 电压窗口检测和代码限制

ADC 可以通过阈值窗口来比较输入电压, 另外, ADC 输出代码可以通过代码限制区进行比较, 来通过相同的阈值窗口跳过或者抓住代码。

● ADC 数据累加

ADC 内置 1 个用于 ADC 输出代码的硬件累加器, 这个累加器被用于累加可编程 ADC 序列数据, 并将结果传入总和寄存器。用户可设置要进行累加的 ADC 数据数量。ADC 支持 3 个和数据寄存器, 用户可通过这几个寄存器获得累加和。

● ADC Wait 和 Auto-Off

ADC 支持 Wait 模式来防止在低频率 ADC 采样时钟时 ADC 超限, 另外, ADC 支持 auto off 模式, 在转换激活期间之外, ADC 自动进入掉电模式。

6.14. 模拟比较器

6.14.1. 简介

该芯片内嵌了 1 个含有 4 个有灵活的输入多路复用器的通用模拟比较器、2 个 R-梯形内部参考电压和为每个模拟比较器独立配备的数字同步滤波器的 CMP 模块。这些模拟比较器可被配置为 4 个独立比较器或 1 个组合窗口比较器。这个模块提供了比较器输出结果状态位和上升沿和下降沿改变时的中断标志。此外, 输出结果可以被输出到外部引脚或内部其他模块作为触发事件。

6.14.2. 特性

- 提供 4 个快速轨对轨比较器
- 可编程的内部参考电压的 64 阶梯阈值
- 为所有的比较器提供总共 10 个外部输入通道
- 为所有的+/-输入路径选择提供灵活的 6 个通道输入
- 为了最佳电流消耗提供可编程响应时间
- 2 个比较器组合成的窗口比较器
- 可选择的比较输出极性
- 支持掉电唤醒

- 将输出与 I/O、中断进行比较或作为内部模块触发事件
 - 定时器内部触发、捕获事件或打断事件
- 支持模拟看门狗作为复位源

6.14.3. CMP 控制块

CMP 模块包含 4 个相同设计的通用模拟比较器 CMP0~3 和 2 个 R-梯形的内部参考电压 **IVREF/IVREF2**。每一个都配有独立的输入多路复用器、数字同步滤波器和数字输出电路。**IVREF** 只用于 CMP0 而 **IVREF2** 与 CMP1~3 共享。

模拟比较器内置 2 个 64 阶梯 R-梯形内部参考电压 – **IVREF** 和 **IVREF2**。他们可以作为其中 1 个模拟比较器输入，并与其他外部源的输入进行比较。

模拟多路复用器 (AMUX) 选择 **CMPn_I0,CMPn_I1** 到每个模拟比较器的输入，和 **CMP_C0,CMP_C1** 到每个模拟比较器 CMP0/1/2/3 的输入。它允许任何输入引脚到 CMP0/ 1/2 / 3 在正极输入和负极输入之间进行比较。

用于比较器的模拟输入引脚还有 I/O 端口的数字输入和输出功能。为了提供适当的模拟性能，被使用的引脚需要禁用数字输出，将端口引脚设置为仅输入模式即可。此外，当模拟信号已作用于模拟输入引脚且数字输入引脚不需要被使用时，软件可以将相应的引脚设置成 AIO 模式来降低数字输入缓冲区的功耗。

6.15. DAC

6.15.1. 简介

该芯片内嵌 1 个含有 10 位电流模式 DAC（数转模转换器）和输入代码控制的数字逻辑的 DAC 模块。数字转换模拟的转换可通过写入数据寄存器、事件（外部引脚输入或内部事件）执行和触发启动。DAC 可以在转换速率最高 100 kHz 时输出满量程电流最大 2mA。

6.15.2. 特性

- 1 个 10 位电流型 DAC
 - 最高转换速率为 100KHz
 - 模拟输出到 ADC 内部通道
- 可由寄存器置位、外部引脚和内部事件启动转换
- 可编程满量程输出电流
 - 0.5/1/2 mA
- 输入的数据可选左对齐/右对齐
 - 可配置代码宽度：10/8-bit
- 用 DMA 缓冲输出数据

6.15.3. DAC 控制块

DAC 控制块由 1 个 100Ksps/10 位电流型 DAC、参考电压电路、1 个 DAC 数据代码寄存器、1 个 DAC 转换输出寄存器（DOR0）和 DAC 转换触发启动控制块组成。

DAC 输出为可编程的满量程输出电流 0.5、1、2mA。作为电流型 DAC，DAC 输出通常必须连接外部电阻负载并转换为电压输出。输出电压 VOUT 由以下图表中的公式计算。输出电压被限制了电压上限：“DAC 工作电压 - 1V”

6.16. IWDG

6.16.1. 简介

该芯片有 1 个独立看门狗定时器作为恢复手段用于 CPU 可能因受软件干扰影响。当计数器到达给定的超时值时它会触发系统复位。

6.16.2. 特性

- 有 12 位预分配器的由自身 CK_ILRCO 作为时钟源的 8 位向下计数器
- 可工作在 SLEEP 和 STOP 模式

- 当计数器溢出时可选择复位或中断
- 支持两个带中断的早期唤醒比较器
- 支持寄存器值保护和复位锁定功能

6.16.3. IWDG 控制

IWDG 看门狗定时器由 1 个 12 位预分频器和 1 个 8 位定时器组成。当看门狗定时器被使能时，软件需要总是在定时器超时之前复位定时器，当看门狗定时器被复位，定时器将会将重装载 0xFF 值并重新开始计时。

若芯片由于受到干扰失控时，固件有可能会因为不能复位定时器而导致定时器超时的到来，它会让 IWDG 产生复位事件，并发送到复位源控制器（RST）并作为热复位或冷复位来进行复位。

IWDG 能记录硬件设置字节（**OB**）关于 IWDG on/off、输入时钟分频器值、IWDG 寄存器写保护相关的默认的初始值。

IWDG 能在 **STOP** 模式和 APB 时钟被停止时工作并且该模块是所有逻辑的异步控制。

IWDG 通过看门狗定时器下溢和早唤醒 - 0 / 1 检测来支持 **STOP** 模式下的芯片唤醒。当芯片进入 **STOP** 模式且发生其他 IWDG 唤醒事件中的任何一个时，IWDG 将唤醒事件发送到电源控制器（PW）以作为系统唤醒事件。

6.17. WWDG

6.17.1. 简介

系统窗口看门狗是用来检测导致应用程序异常的软件错误的发生的。在计数器达到给定的超时值时看门狗电路将产生 1 个系统复位。

WWDG 有一个可配置的时间窗口，可用来监测不正常的延后或提前的应用行为。

6.17.2. 特性

- 1 或 256 分频器的 10 位计数器，1/2/4~1/128 分频器
- 可配置时间窗口去监测不正常的延后或提前的应用行为
- 当计数器下溢或在窗口外重新加载时可选产生复位或中断
- 支持警告中断
- 支持寄存器键值保护和复位锁定功能

6.17.3. WWDG 控制

WWDG 看门狗定时器由 1 个 1 或 256 的时钟预分频器、1 个 7 位时钟分频器和 1 个 10 位定时器组成。当看门狗定时器被使能时，软件需要总是在定时器超时之前复位定时器。当看门狗定时器被复位了，定时器将重载并重新开始计数。

若固件失控时，有可能会因为不能复位定时器而导致定时器超时的到来，它会让 WWDG 产生复位事件，并发送到复位源控制器（RST）并作为热复位或冷复位来进行复位。若固件复位了定时器，但是同时计数器值超过窗口比较阈值，则 WWDG 依然产生复位事件。

6.18. RTC

6.18.1. 简介

实时时钟是 1 个独立的 32 位定时器，RTC 提供一个带有可编程闹钟中断的时钟。用户可以通过软件可编程的闹钟秒、分钟、小时、日和日期作为日历。

RTC 提供 1 个唤醒标志来用中断方式自动唤醒低功耗模式。

6.18.2. 特性

- 内置可选时钟源的 32 位计数器
- 支持 32 位可编程比较寄存器用于报警功能
- 支持用于保存事件的时间戳功能

- 支持从 **Stop** 模式唤醒
- 支持寄存器键值保护和复位锁定功能

6.18.3. RTC 控制

RTC 支持闹钟功能且有 1 个寄存器可设置 RTC 闹钟比较值。当 RTC 定时器值对应 RTC 闹钟比较值时，RTC 闹钟标志会被置位并产生 1 个中断，此外，RTC 可以捕获 32 位定时器值或重载值至 32 位定时器。

RTC 通过外部引脚输入支持时间戳功能。用户可选择上升沿触发、下降沿触发、两沿触发 3 种输入触发沿。当 1 个外部输入信号发送时，RTC 时间戳标志会被置位并产生中断。

1 个 **RTC_OUT** 输出能将 RTC 内部信号输出到内部模块或外部引脚。一共有定时器溢出信号切换输出、时间戳触发事件、定时器输入周期时钟信号和报警比较输出事件 4 种标志可选和被 **RTC_OUT** 输出发送。

RTC 能在 **STOP** 模式和 **APB** 时钟被停止时工作且该模块是所有逻辑的异步控制。

RTC 在芯片为 **STOP** 模式时支持通过定时器溢出、定时器输入周期时钟和闹钟比较输出唤醒。当芯片进入 **STOP** 模式且有任意一个 RTC 唤醒事件发生时，RTC 会将唤醒事件发送至电源控制器（**PW**）作为系统唤醒事件。

6.19. 定时器

6.19.1. 简介

该芯片有 7 个定时器/计数器模块：**TM00**, **TM01**, **TM10**, **TM16**, **TM20**, **TM26** 和 **TM36**。他们全部都可以被设置为定时器或事件计数器。

TM0x 有 1 个 8 位预分频器的 8 位定时器/计数器。**TM1x** 有 1 个 16 位预分频器的 16 位定时器/计数器。**TM2x** 有 1 个 16 位预分频器和内嵌 2 个输入/输出捕获比较通道的 16 位定时器/计数器。**TM36** 有 1 个 16 位预分频器和内嵌 4 个输入/输出捕获比较通道的 16 位定时器/计数器。

6.19.2. 特性

- 提供 7 个定时器/计数器：**TM00**, **TM01**, **TM10**, **TM16**, **TM20**, **TM26**, **TM36**
- 定时器模块一般功能
 - 可选择 **Full-counter**, **Cascade**, **Separate** 模式
 - 多个内部和外部信号作为定时器时钟源或触发源
 - 将内部计时器事件输出到引脚或其他模块作为输入触发事件
 - 触发源功能支持定时器重置、触发启动和时钟门控制
 - 定时器溢出作为时钟输出到外部引脚
 - 可编程计数器 **auto-stop** 模式
 - 主要计数器向上/向下控制 (仅 **TM16/TM26/TM36**)
 - 第二计数器支持向上/向下计数控制 (**Separate** 模式)
- 提供 **TM36** 定时器模块
 - 32 位定时器/计数器
 - 4 个 **CCP** (输入捕获/输入捕获/**PWM**) 通道
 - 3 个具有 **OCN** (比较互补输出)的 **CCP** 通道
 - 具有中心对齐/死区控制/中止控制功能的 **PWM**
 - 支持 **OC** 比较器分割为两个独立的比较器模式
 - 可编程死区控制
 - 支持 **QEI**(正交编码接口)
 - 外部输入定时器向上/向下计数控制
 - 1 个 **IC** 和 3 个 **OC** 支持 **DMA**
- 提供 **TM2x** 定时器模块
 - 32 位定时器/计数器

- 2 个 CCP (输入捕获/输入捕获/PWM) 通道
- 2 个具有 OCN (互补输出比较)的 CCP 通道
- 支持 QEI(正交编码接口) (仅 TM26)
- 具有边缘对齐的 PWM 功能
- 支持 OC 比较器分割为两个独立的比较器模式
- 提供 TM1x 定时器模块
 - 32 位定时器/计数器
 - 外部输入定时器向上/向下计数控制(仅 TM16)
- 提供 TM0x 定时器模块
 - 16 位定时器/计数器

6.19.3. 定时器模块功能表

下表显示了定时器模块的功能实现。

表 6-3. 定时器模块功能表

定时器模块	TM00	TM01	TM10	TM16	TM20	TM26	TM36
定时器/计数器位	16	16	32	32	32	32	32
Cascade 模式	yes	yes	yes	yes	yes	yes	yes
Separate 模式	yes	yes	yes	yes	yes	yes	yes
Full-counter 模式	yes	yes	yes	yes	yes	yes	yes
独立通道					2	2	4
外部 TRGI 线	8	8	8	8	8	8	8
外部 TRGI 线	1	1	1	1	1	1	1
输出 TRGO 线	1	1	1	1	1	1	1
输出 CKO 线	1	1	1	1	1	1	1
输入捕获 IC 线					2	2	4
输出 OC 线					2	2	4
输出 OCN 线					2	2	3
输出 OCH 线					2	2	4
输入中止线							1
PWM 分割成 2 个					yes	yes	yes
PWM 边缘对齐					yes	yes	yes
PWM 中心对齐							yes
死区发生器							yes
1st 定时器的向上/向下计数	U	U	U	U/D	U	U/D	U/D
2nd 定时器的向上/向下计数	U/D	U/D	U/D	U/D	U/D	U/D	U/D
定时器自动停止	yes	yes	yes	yes	yes	yes	yes
QEI 定时器向上/向下计数控制						yes	yes
3-输 XOR 到 CH-0							yes
DMA 请求能力							yes

注释

1. 定时器模式 0 : Cascade 模式~ 16 位计数器+16 位预分频器 或 8 位计数器+8 位预分频器
2. 定时器模式 1 : Separate 模式~2 个 16 位计数器或 8 位计数器
3. 定时器模式 2 : Full-counter 模式 ~ 32 位计数器或 16 位计数器

6.19.4. 定时器控制块

TMX 模块包括 1 个触发/时钟控制块、1 个计数器级、1 个捕获/比较控制块和通道 I/O 控制（TM2X、TM3X）的输入/输出级和中止控制块（仅 TM36）。TMX 支持三种定时器操作模式：（1）Cascade 模式（2）Separate 模式（3）Full-counter 模式。

● 触发控制块

触发控制块有两个功能，一个是控制定时器触发输入事件，另一个是控制定时器触发输出事件。

定时器触发输入事件包括复位定时器、门控时钟和主定时器和 2nd 定时器的定时器启动触发。定时器触发输入事件的输入源是从外部触发信号、内部触发信号或 TMx_IN0/TMx_IN1 的外部通道输入信号中选择的。

定时器触发输出事件源可以来自这个定时器模块的许多内部事件或信号。另外，用户可以直接使用软件寄存器来设置触发输出。此输出事件源可以通过寄存器选择和反转输出信号。

● 定时器输入/输出通道

下表显示了每个定时器模块的通道输入信号。由于 TM0x 和 TM1x 模块是没有信道输入选择功能，因此不支持输入捕获/输出比较。每个通道有四条输入线。

● 定时器输入捕获和输出比较

输入捕获(IC)和输出比较(OC)功能仅支持 TM2x 和 TM3x 模块。TM0x 和 TM1x 模块没有输入捕获/输出比较的功能。

用户可以独立地配置定时器 IC/OC 通道中的每一个作为输入捕获、输出比较或 PWM 模式。

● PWM 死区控制

死区发生器(DTG)只在 TM36 模块中被支持。用户可以使用 DTG 功能，并将定时器通道配置为 16 位 PWM 模式或 2 个 8 位 PWM 模式。

● 中止控制块

中止控制块只在 TM36 模块中被支持。该模块可以从内部事件、外部事件或软件寄存器中输入中断事件，以中止定时器输出信号。

● QEI 控制块

QEI (正交编码接口)控制块只在 TM26 和 TM36 模块中被支持，QEI 块可以从两个外部信号输入来控制主定时器向上或向下计数。QEI 块提供 5 种控制模式且用户可以通过寄存器使能 QEI 控制和配置 QEI 控制模式。

当 QEI 控制块被使能时，如果检测到索引信号活动脉冲，定时器将在向上计数期间复位或在向下计数期间重载自动重载值。

6.20. I2C

6.20.1. 简介

I2C 接口是双线准双向串行总线。它非常适合于典型的微控制器应用。I2C 协议允许系统设计者使用仅 2 个准双向总线，一个用于时钟（SCL）和一个用于数据（SDA）来互连 128 个不同的设备。I2C 总线提供对 SDA, SCL 生成和同步、仲裁逻辑和 START/STOP 控制和生成。实现此总线所需的唯一外部硬件是在每条 I2C 总线上的 1 个上拉电阻。连接到总线的所有设备都有单独的地址，并且在 I2C 协议中固有解决总线争用的机制。

I2C 模块内建影子缓冲区和数据寄存器，以提高发送和接收通信性能。

6.20.2. 特性

- 提供 2 个完全相同的 I2c 模块： I2C0 , I2C1
- I2C 模块一般功能
 - 支持主机和从机模式
 - 支持可编程时钟速率控制和高达 1MHz 的时钟速率
 - 支持主机模式的可编程高/低周期控制
 - 支持从机模式的时钟延长
 - 支持通用广播功能

- 支持多主机处理能力
- 支持字节模式和缓冲模式的流控制
- 支持用于固件控制的字节模式总线事件代码
- 支持用于高速通信的 4 字节数据缓冲器和 32 位数据寄存器的缓冲模式
- 支持使用 DMA 缓冲接收和发送的数据。
- 支持 SMBus 超时检测

6.20.3. I2C 控制

- I2C 数据字节模式控制

该模块提供一个总线事件寄存器以获得用于软件字节模式单一形控制的 I2C 事件代码。用于 I2C 数据字节模式的 1 个 8 位移位缓冲器和 1 个 8 位数据寄存器。

- I2C 数据缓冲模式控制

该模块实现了用于数据缓冲模式的数据流控制的 8 位移位缓冲器、32 位影子缓冲器和 32 位数据寄存器。下面的图表显示了 I2C 数据缓冲模式的控制块。

- I2C 主机时序控制

2 个时序控制寄存器简单地用于配置 I2C 时序的高和低周期时间。

- I2C 超时定时器控制

该模块为 I2C 访问超时控制提供 1 个 8 位超时定时器 (TMO)。

6.21. UART

6.21.1. 简介

UART 模块支持全双工传输，意味着它可以同时发送和接收。该模块内置影子缓冲器和数据寄存器独立地用于发送和接收，以提高发送和接收通信性能。在从寄存器中读取先前接收的字节之前，可以开始接收第二字节。然而，如果在第二字节的接收完成时仍未读取第一字节，则其中一个字节将丢失。

该模块可以以多种方式工作：异步通信、同步通信、SPI 主机、**SmartCard**、**LIN**、多处理器模式。异步通信作为全双工通用异步接收机和发射机(UART)工作，它可以以不同波特率同时发送和接收。

6.21.2. 特性

- 提供四个相同的 UART 模块: URT0, URT1, URT2, URT3
- UART 模块一般功能
 - 支持 UART, 同步, SPI 主机, 智能卡, LIN, 多处理器模式
 - 通过可编程过采样率提供精确的 UART 波特率控制
 - 可编程数据字长 - 7 or 8 位
 - 可选择 MSB 或 LSB 数据顺序
 - 可配置的停止位 - 1 或 2 个停止位
 - 硬件奇偶校验与奇偶校验生成
 - 可编程 8~32 过采样率
 - 可交换的 TX/RX 引脚配置
 - 发送与接收分割信号极性控制
 - 支持 Idle/RX/Break/Calibration 的超时定时器超时检测
 - 支持用于高速数据通信的 4 字节数据缓冲和 32 位数据寄存器
 - 支持使用 DMA 缓冲接收和发送的数据
 - 接收波特率达到 6 Mbit / s
 - 支持自动波特率检测和校准
 - 支持主从模式的多处理机通信-Idle 线, 地址位

- 支持低速 UART-类似 IrDA 帧格式
- 支持 CTS/RTS 信号的收发硬件流控制
- 为单总线系统提供驱动启动信号
- 智能卡应用中支持传输错误的硬件检测与自动重发控制
- 智能卡应用的支持接收奇偶错误硬件检测和自动重试控制

6.21.3. UART 控制

UART 模块能够从 UART（异步模式）、SYNC（同步模式）、IDLE（多处理器空闲模式）和 ADR（多处理器地址位模式）之一配置控制模式。

UART 模块实现了多处理器通信的 Idle-Line 模式或 Address-Bit 模式两种操作模式。

- **UART 数据缓冲**

UART 模块实现两个 8 位移位缓冲器，2 个 32 位影子缓冲器和 2 个 32 位数据寄存器，用于数据流控制，并减少 CPU 开销。

- **UART 数据字符格式设置**

UART 字符被定义为 UART 事务的数据单元。通常，字符包括 1 个起始位、8 位或 7 位数据位和 1 个停止位。另外，它也可以插入一个奇偶校验位(PAR)和一个用于多处理器模式的地址位(ADR)。

- **UART TMO 超时控制**

该模块为 UART 访问超时控制提供 1 个 16 位超时定时器（TMO）。它可以通过寄存器配置为 UART 超时定时器或一般定时器。当 TMO 计时器被配置为一般定时器时，会有 1 个重新加载寄存器用于定时器。

TMO 定时器可用于检测空闲线路状态、中止超时、RX 超时、Idle 超时和波特率校准超时。

- **UART 波特率控制**

波特率定时器（BR）可以配置为 UART 波特率发生器或通用的定时器。波特率定时器发生器能够输出用于 UART 通信波特率控制的内部时钟。

- **UART 静音模式控制**

UART 模块支持静音模式来禁用接收数据字符，但是移位缓冲器仍然会用于状态检测的工作。当 UART 进入静音模式时，RX 影子缓冲器永远不会从移位缓冲器中加载数据。静音模式在多处理器通信时是很有用的。

静音模式可以通过硬件检测自动通过寄存器配置进入或退出。也可以通过寄存器设置直接强制输入或退出，用户可以手动控制静音模式的输入和退出。

- **UART IrDA 控制**

UART 模块在 IrDA 通信的数据接口中建立了 IrDA 编码器和 IrDA 解码器。

- **UART DE 控制**

UART 模块提供 **URTx_DE** 的一个数据使能信号。该信号用于表示数据在发送周期，并可输出到外部信号驱动装置。外部信号驱动装置可以接收 UART TX 信号，并用信号增强缓冲器将其驱动到 UART 接收机，进行远程通信。

- **UART 硬件流控制**

UART 支持用于数据事务的硬件流控制功能，并提供 **URTx_CTS**（清除发送）和 **URTx_RTS**（请求发送）的两个控制信号。

6.22. SPI

6.22.1. 简介

该芯片提供了高速串行外设接口（SPI）。SPI 是一种全双工、高速、同步的通信总线，具有主机模式和从机模式两种工作模式。

SPI 模块内置影子缓冲器和数据寄存器用于独立地发送和接收，以提高发送和接收通信性能。

6.22.2. 特性

- 支持 1 个 SPI 模块 – SPI0
- 支持主机和从机模式

- 支持全双工、半双工或单工通信方式
- 支持无 NSS（从机选择信号）通信方式
- 支持可编程时钟速率控制
 - 支持主机模式时钟速率高达 12MHz 和从机模式时钟速率高达 6MHz
- 可选择 4~32 帧大小
 - 支持用于高速数据通信的 4 字节数据缓冲器和 32 位数据寄存器
- 支持使用 DMA 缓冲接收和发送的数据
- 支持多主机处理
- 可选择时钟极性和相位
- 可选择 MSB 或 LSB 数据顺序
- 主从机 NSS 管理可由硬件或软件控制
- 可配置数据传输模式
 - 标准 SPI 模式（发送和接收线分开）
 - 具有双向数据传输的单线 SPI 模式
 - 具有双向数据传输的双线 SPI 模式
 - 具有双向数据传输的四线 SPI 模式
 - 具有双向数据传输的八线 SPI 模式
- 数据发送/接收超限检测
- 支持硬件主机模式故障检测和自动从模式改变

6.22.3. SPI 控制

- **SPI 数据缓冲模式控制**

该模块实现了 2 个 32 位移位缓冲器，2 个 32 位影子缓冲器和 2 个 32 位数据寄存器，用于数据流控制，并减少 CPU 开销。

- **SPI 数据帧**

用户可以通过寄存器将数据帧位大小设置为从 4 位到 32 位。另外，用户可以配置帧数据顺序为 LSB 或者 MSB。

- **SPI 数据模式**


SPI 模块提供多种数据模式，并且可为 SPI 灵活应用配置为标准 SPI、1 线 SPI、2 线 e SPI、4 线 SPI、两个成对的 4 线 SPI 或 8 线 SPI 的模式之一。

7. 应用注意事项

7.1. 电源电路

为了使芯片工作在 1.8V 到 5.5V 之间，需要增加一些外部去耦和旁路电容，如下图所示。

图 7-1. 电源电路




7.2. 复位电路

通常，上电复位可以在上电过程中成功地产生。然而，为了进一步确保 MCU 在上电时可靠地复位，需要进行外部复位。下图显示了外部复位电路，它由一个连接到 VSS（接地）的电容器 C_{EXT} 和一个连接到 VDD（电源）的电阻器 R_{EXT} 组成。

一般来说， R_{EXT} 是可选的，因为 RSTN 引脚具有内部上拉电阻（ R_{RST} ）。该内部集成电阻器到 VDD 允许仅使用外部电容器 C_{EXT} 到 VSS 的上电复位。


图 7-2. 复位电路



7.3. Xtal 晶振电路

为了起振成功，并且振荡精确（最高 24MHz），电容器 **C1** 和 **C2** 是必要的，如下图所示。通常，**C1** 和 **C2** 值相同。

图 7-3. XTAL 晶振电路



下表列出了不同晶振频率应用的建议 **C1** & **C2** 值。请参照 Xtal 制造规范中电容器负载值为 **C1** & **C2** 匹配电容器。

表 7-1. 晶体振荡电路 C1 & C2 的参考电容

晶振	C1, C2 电容值
12MHz ~ 25MHz	15pF (12~20pF)
4MHz ~ 12MHz	20pF (15~33pF)
32KHz	10pF (7~12pF)


7.4. ADC 应用电路

ADC 参考电压源可来自（1）VDD 电源，通过直接连接**+VREF** 引脚到 **VDD** 引脚（2）外部稳压参考电压源。

当使用 VDD 电源作为 ADC 的参考电压时，它必须将**+VREF** 引脚连接到电源电容器后面的电流点。当使用外部参考电压源作为 ADC 参考电压时，它必须添加一些去耦和旁路电容器，如下图所示。

1 个可选的 **ADCx_TRG** 引脚能够输入用于 ADC 输入转换的触发信号，并有 1 个可选的 **ADCx_OUT** 引脚用于输出内部 ADC 窗口检测状态。

图 7-4. ADC 应用电路




7.5. DAC 应用电路

DAC 需要 1 个外部 R - 负载(**R1**)将电流输出转换为电压输出。强烈建议在应用电路中加入 1 个外部低通滤波器(**R2/C2**)以获得更好地输出性能。

1 个可选的 **DAC_TRG0** 引脚能够输入触发信号的 DAC 输出转换。

图 7-5. DAC 应用电路



8. 电气特性

8.1. 参数汇总表

表 8-1. 参数汇总表

标号	定义	描述
电气特性缩写		
Min	最小值	除非另有说明, 该值是通过在环境温度最差的条件下, 进行参考样品的测试平均值来保证电源电压。
Max	最大值	除非另有说明, 该值是通过在环境温度最差的条件下, 进行参考样品的测试平均值来保证电源电压。
Typ	典型值	除非另有说明, 该值是基于 $T_A=25\text{ }^{\circ}\text{C}$, $V_{DD}=5\text{V}$ 。
VDD	电源电压	电压范围是在特性表或条件列中指定的。
VSS	电源参考电压	除非另有说明, 所有电压都被称为 VSS。
TA	环境温度	温度范围是在特性表或条件列中指定的。
T _{PC}	外围时钟周期	外围输入时钟源可以选择 APB、SYS 或其他时钟。该时钟频率需要低于模块处理时钟频率的 1/2。

8.2. 最大绝对额定值

表 8-2. 最大绝对额定值

参数	范围	单位
环境温度	-40 ~ +85	$^{\circ}\text{C}$
存储温度	-65 ~ +150	$^{\circ}\text{C}$
任何 I/O 端口引脚或 RST 对地电压	-0.5 ~ $V_{DD} + 0.5$	V
VDD 对地电压	-0.5 ~ +6.0	V
VDD 到地的最大电流	200	mA
任意 I/O 引脚最大灌电流	40	mA

注意: 实际参数高于“绝对最大额定值”可能对设备造成永久性损坏。这些参数是一个设备进行正常功能操作的应力额定值, 热呢超过上述各项的条件都不被建议, 否则可能影响设备运行的稳定性。

8.3. 直流特性

表 8-3. 直流特性

$V_{DD}=5.0\text{V}\pm 10\%$, $V_{SS}=0\text{V}$, $T_A = 25\text{ }^{\circ}\text{C}$ 且 CPU 空运行(除非额外说明)

标号	参数	环境	极限			单位
			最小	典型	最大	
输入/输出特性						
V _{IH}	输入高电平	除 RSTN,XIN/XOUT 引脚外	2.4			V
V _{IH_XOSC}	输入高电平 (XIN)	XIN 引脚 GPIO 模式	3			V
V _{IL}	输入低电平	除 RSTN,XIN/XOUT 引脚外			1.0	V
V _{IL_XOSC}	输入低电平(XIN)	XIN 引脚 GPIO 模式			1.3	V
I _{IH}	输入高漏电流	V _{PIN} = V _{DD}		0	5	uA
I _{IL1}	逻辑 0 输入电流（准双向模式或片内上拉电阻的输入端口）			20	50	uA
I _{IL2}	逻辑 0 输入电流（所有仅输入或开漏输出			0	5	uA

MG32F02A132/072

	口)					
I _{H2L}	逻辑 1 到 0 输入转变电流（准双向模式或片内上拉电阻的输入端口）	V _{PIN} = 1.8V		320	500	uA
I _{OH1}	输出高电流（准双向模式）		150	200		uA
I _{OH2}	输出高电流(推挽输出 & 20mA 级别)			24.4		mA
I _{OH3}	输出高电流(推挽输出 & 10mA 级别)			12.6		mA
I _{OH4}	输出高电流(推挽输出 & 5mA 级别)			7.2		mA
I _{OH5}	输出高电流(推挽输出 & 2.5mA 级别)			3.2		mA
I _{OL1}	输出低电流(20mA 级别)			20.0		mA
I _{OL2}	输出低电流(10mA 级别)			11.0		mA
I _{OL3}	输出低电流(5mA 级别)			3.0		mA
I _{OL4}	输出低电流(2.5mA 级别)			3.0		mA
R _{PU}	IO 引脚上拉电阻	除 RSTN 外		15		Kohm
TR1	IO 上拉时间 (非高速模式 且 IO 输出驱动力为 20mA)	除 RSTN,XIN/XOUT 外		6.5		ns
TR3	IO 上拉时间 (高速模式 且 IO 输出驱动力为 20mA)	除 RSTN,XIN/XOUT 外		4.3		ns
TR4	IO 上拉时间 (高速模式 且 IO 输出驱动力为 5mA)	除 RSTN,XIN/XOUT 外		6.2		ns
TR5	IO 上拉时间(XOUT)			3.4		ns
TR6	IO 上拉时间(XIN)			3.6		ns
TR7	IO 上拉时间(RSTIN)			6.0		ns
TF1	IO 下拉时间(非高速模式 且 IO 输出驱动力为 20mA)	除 RSTN,XIN/XOUT 外		7.2		ns
TF2	IO 下拉时间(非高速模式 且 IO 输出驱动力为 5mA)	除 RSTN,XIN/XOUT 外		12.4		ns
TF3	IO 下拉时间(高速模式 且 IO 输出驱动力为 20mA)	除 RSTN,XIN/XOUT 外		3.6		ns
TF4	IO 下拉时间(高速模式 且 IO 输出驱动力为 5mA)	除 RSTN,XIN/XOUT 外		11.5		ns
TF5	IO 下拉时间(XOUT)			2.5		ns
TF6	IO 下拉时间(XIN)			3.9		ns
TF7	IO 下拉时间(RSTIN)			4.1		ns
功耗						
I _{OP1}	ON（一般）模式工作电流	TL0 (APB=AHB=32KHz) NOP		0.07		mA
I _{OP2}		TL1 (APB=AHB=32KHz) drystone		0.07		mA
I _{OP3}		TL2 (APB=AHB=12MHz) drystone		4		mA
I _{OP4}		TL3 (APB=AHB=24MHz) dhrystone+IP		13.5		mA
I _{OP7}		TL6 (APB=AHB=48MHz) dhrystone+所有的 IP+I/O		29.5		mA
I _{SLP1}	SLEEP 模式工作电流	SL0 (IHRCO: APB=6MHz/AHB=3MHz)		1		mA
I _{SLP3}		SL2 (IHRCO: APB=AHB=12MHz)		1.6		mA
I _{stp0}	STOP 模式工作电流 (LVR/BOD0/BOD1 disabled)	ST0 (关闭 ILRCO)		10.5		uA
I _{stp1}		ST1 (使能 IWDT, ILRCO=32KHz)		12.94		uA
I _{stp2}		ST2 (使能 RTC, ILRCO=32KHz)		13		uA
BOD 特性						
V _{LVR}	LVR 检测电平(VR0)	TA = -40℃ to +85℃	1.4	1.55	1.6	V

V _{BOD0}	BOD0 检测电平(VR0)	TA = -40℃ to +85℃	1.6	1.65	1.7	V
I _{BOD0+LVR}	BOD0 和 LVR 功耗	TA = 25℃			6	
V _{BOD10}	BOD1 2.0V 下检测电平	TA = -40℃ to +85℃	1.85(*1)	2.0	2.18(*1)	V
V _{BOD10}	BOD1 2.4V 下检测电平	TA = -40℃ to +85℃	2.22(*1)	2.4	2.62(*1)	V
V _{BOD11}	BOD1 3.7V 下检测电平	TA = -40℃ to +85℃	3.43(*1)	3.7	4.04(*1)	V
V _{BOD11}	BOD1 4.2V 下检测电平	TA = -40℃ to +85℃	3.89(*1)	4.2	4.59(*1)	V
I _{BOD1}	BOD1 功耗	TA = 25℃	5.2		8.3	uA
工作环境						
V _{PSR}	上电边沿速率	TA = -40℃ to +85℃	0.05			V/ms
V _{OP1}	CPU 工作速度 0~48MHz	TA = -40℃ to +85℃	2.5		5.5	V
V _{OP2}	CPU 工作速度 0~12MHz	TA = -40℃ to +85℃	1.8		5.5	V

(*1) 数据基于特性所得, 非产品测试

8.4. 外部复位引脚特性

表 8-4. 外部复位引脚特性

VDD=5.0V±10%, VSS=0V, TA = 25 °C (除非额外说明)

标号	参数	环境	极限			单位
			最小	典型	最大	
输入/输出特性						
V _{IH_RST}	输入高电平	RSTN 引脚复位模式		2.6		V
V _{IL_RST}	输入低电平	RSTN 引脚复位模式			1.7	V
R _{RST}	内部复位上拉电阻			250		Kohm

8.5. 外部时钟特性

表 8-5. 外部时钟特性

VDD=2.7V ~ 5.5V, VSS=0V, TA = -40℃ ~ +125℃ (除非额外说明)

标号	参数	环境	晶振模式		外部时钟		单位
			最小	最大	最小	最大	
f _{xosc}	振荡器频率	VDD = 2.7V ~ 5.5V	2	24	0	36	MHz
		VDD = 2.0V ~ 5.5V	2	24	0	12	MHz
t _{xosc}	时钟周期		41.6		27.7		ns
t _{H_XOSC}	高时间		0.4T	0.6T	0.4T	0.6T	t _{xosc}
t _{L_XOSC}	低时间		0.4T	0.6T	0.4T	0.6T	t _{xosc}
t _{r_XOSC}	上升时间			5		5	ns
t _{f_XOSC}	下降时间			5		5	ns

8.6. PLL 特性

表 8-6. PLL 特性

参数	环境	极限			单位
		最小	典型	最大	
电源电压		2.4	5.0	5.5	V
输入时钟频率	TA = -40℃ to +85℃	5 (*1)		7 (*1)	MHz
PLL 锁定时间	TA = -40℃ to +85℃		6 (*2)		us
PLL 功耗	TA = +25℃, VDD=5.0V		0.6		mA

MG32F02A132/072

PLL_Peak-Peak_Jitter	CTL='00 TA = -40℃ to +85℃		500	1000	pS
----------------------	------------------------------	--	-----	------	----

(*1) 数据基于设计所得，非产品测试

(*2) 数据基于特性所得，非产品测试

8.7. IHRCO 特性

表 8-7. IHRCO 特性

参数	环境	极限			单位
		最小	典型	最大	
电源电压		1.8	5.0	5.5	V
IHRCO 频率	TA = +25℃		12		MHz
IHRCO 频率误差 (工厂校对)	TA = +25℃	-1.0		+1.0	%
	TA = -40℃ to +85℃	-1.5(*1)		+1.5(*1)	%
IHRCO 功耗	TA = +25℃, VDD=5.0V		0.35	0.7	uA

(*1) 数据基于特性所得，非产品测试

8.8. ILRCO 特性

表 8-8. ILRCO 特性

参数	环境	极限			单位
		最小	典型	最大	
电源电压		1.8	5.0	5.5	V
ILRCO 频率	TA = +25℃		32		KHz
ILRCO 频率误差 (未工厂校对)	TA = +25℃	-10(*1)		+40(*1)	%
	TA = -40℃ to +85℃	-40(*1)		+50(*1)	%
ILRCO 功耗	TA = +25℃, VDD=5.0V			5	uA

(1) 数据基于特性所得，非产品测试

8.9. LDO 特性

表 8-9. LDO 特性

VDD=5.0V±10%, VSS=0V, TA = 25 °C

标号	参数	环境	极限			单位
			最小	典型	最大	
电源范围						
	电源电压	Normal 模式	2.4	—	5.5	V
一般						
VDD_18	LDO 输出电压	ON(一般) 模式		1.83		V
		Low power 模式 (VDDAX=2.0V~5.5V ,Temp.= -40℃~ +85℃)		1.75		V
IQ	电流	VDDAX=2.0V~5.5V, Temp.= 25℃		50		uA
		VDDAX=2.2V~5.5V, Temp.= -40℃~ +85℃		50		uA
VDROP	降压电压 (ON 模式)	IOUT=10mA, VDDAX=2.2V~5.5V (Normal Mode) Temp.= -40℃~ +85℃			20	mV
		IOUT=20mA, VDDAX=2.2V~5.5V (Normal Mode) Temp.= -40℃~ +85℃			20	mV

		IOUT=30mA, VDDAX=2.2V~5.5V (Normal Mode) Temp.= -40℃~+85℃			40	mV
		IOUT=10mA, VDDAX=2.0V(Following Mode) Temp.= -40℃~+85℃	5		109	mV
		IOUT=20mA, VDDAX=2.0V(Following Mode) Temp.= -40℃~+85℃	80		240	mV
IOUT	最大输出电流	VDDAX=5.0V, Temp.= -40℃~+85℃	40			mA
		VDDAX=3.6V, Temp.= -40℃~+85℃	40			mA
		VDDAX=2.5V, Temp.= -40℃~+85℃	30			mA
		VDDAX=2.2V, Temp.= -40℃~+85℃	10			mA

8.10. Flash 特性

表 8-10. Flash 特性

参数	环境	极限			单位
		最小	典型	最大	
电源电压	TA = -40℃ to +125℃	1.7		5.5	V
Flash 写入 (擦除/编程) 电压	TA = -40℃ to +125℃	1.8		5.5	V
Flash 擦除/编程周期	TA = -40℃ to +125℃	20000			次
Flash 数据保留	TA = +25℃	100			年

8.11. ADC 特性

表 8-11. ADC 特性

VDDA=VDD=5.0V±10%, VSS=0V, TA = 25 °C, C_{LOAD}=10pF, Gain=x1 (除非额外说明)

标号	参数	环境	极限			单位
			最小	典型	最大	
电源范围						
VDDA	模拟电源电压		2.7	5.0	5.5	V
IADC_ON	工作电流 —一般	Operation 250 Ksps		2.8	4.0	mA
IADC_OFF	工作电流 —掉电			0.1		uA
ADC 静态参数						
	分辨率				12	位
INL	整体非线性(INL)	VREF = 5V, VDD = 5V, ADC clock = 12 MHz 400K Hz 采样速率		±5		
DNL	差分非线性(DNL)	VREF = 5V, VDD = 5V, ADC clock = 12 MHz 400K Hz 采样速率		±0.5		
E _{OFFSET}	偏移错误	VREF = 5V, VDD = 5V, ADC clock = 6 MHz 200K Hz 采样速率	-8		13	LSB
E _{FS}	满量程错误	VREF = 5V, VDD = 5V, ADC clock = 6 MHz 200K Hz 采样速率	-10		10	LSB
ADC 输入和 DC 特性						
V _{AIN}	ADC 输入电压范围(单端)	gain = 1.0	0		V _{ref}	V

MG32F02A132/072

CLOAD	输入电容				8	pF
VREF	参考电压 (Vref)		2.7		VDDA	V
ADC 转换参数						
Fs	SAR 采样时钟			12	24	MHz
	转换速率	VDDA = 5.0 V			400	Ksps
	SAR 时钟内的转换时间 (不包含采集时间)			30		clocks
ADC 其他特性和定义						
TADEN	ADC 使能时间		5			uS

(*1) UGBW 将通过 GAIN 设置划分(ex: 当 PGA gain=4 时理想 UGF 将为 1MHz/4)

8.12. ADC PGA 特性

表 8-12. ADC PGA 特性

标号	参数	环境	极限			单位
			最小	典型	最大	
电源电压						
VDDA	PWR 源电压		2.7	5.0	5.5	V
DC 特性						
I _Q	接地电流	VDDA=5.0V, VIN= VDDA/2; VOUT=VDDA/2 GAIN<5:0>=00000b, Gain=x1 (RFB=120KΩ current Not included when Gain=x1)		850		uA
AC 特性						
UGF	PGA 带宽频率(*1)	正常工作		10		MHz

(*1) UGF 将通过 GAIN 设置划分(ex: 当 PGA gain=4 时理想 UGF 将为 10MHz/4)

8.13. 模拟比较器特性

表 8-13. 模拟比较器特性

VDD=5.0V±10%, VSS=0V, TA= 25 °C (除非额外说明)

标号	参数	环境	极限			单位
			最小	典型	最大	
电源电压						
	模拟电源电压	-40°C ~ +125°C	2.0	5.0	5.5	V
I _{COMP0}	工作电流- CMP0	一般没有 IVREF (*1)		10		uA
		一般有 IVREF (*1)		223		uA
		Low power 模式		1.8		uA
I _{COMP1}	工作电流- CMP1,2,3 (全部启动)	一般没有 IVREF (*1)		10		uA
		一般有 IVREF (*1)		223		uA
		Low power 模式		1.8		uA
Analog Comparator Core						
V _{OS}	输入偏移电压			10		mV
V _{CM}	输入 Common 模式电压		50		VDD-50	mV
	比较器迟滞			9		mV
T _{RT}	响应时间	一般工作(下降)		376		ns
		一般工作(上升)		333		ns

		Low power 模式(下降)		1.5		us
		Low power 模式 (上升)		1.1		us
tPWON	上电时间 (从低功耗模式)	一般模式	0.5		0.75	us
		Low power 模式		2		us
	Internal Voltage Reference (IVREF)					
RU	电阻系数			309		ohm

(*1) IVREF : 内部参考电压电路

8.14. DAC 特性

表 8-14. DAC 特性

VDD=5.0V±10%, VSS=0V, TA = 25 °C, TT case, R=420ohm

标号	参数	环境	极限			单位
			最小	典型	最大	
电源电压						
VDDA	模拟电源电压 (VDDA)	VDD = 2.4V~5.5V	2.5		5.5	V
DAC 静态参数						
	分辨率				10	位
INL	整体非线性 (INL)	VREF = 5V, VDD = 5V, DAC clock = 200 kHz		<±1	±4.5	LSB
DNL	差分非线性(DNL)	VREF = 5V, VDD = 5V, DAC clock = 200 kHz Guaranteed Monotonic		<±0.5	1.3	LSB
E _{OFFSET}	偏移错误	VREF = 5V, VDD = 5V, DAC clock = 200 kHz		0.1		LSB
	满量程范围(FSR)	输出有效范围	0		V _{dd} -1	V
	满量程错误	2mA 满量程	-150		150	uA
		1mA 满量程	-70		100	uA
		0.5mA 满量程	-40		50	uA
DAC 输入和 DC 特信息						
I _{OP}	工作电流(包括 DAC IBP)	2 mA 满量程输出电流		2001		uA
		1 mA 满量程输出电流		1004.7		uA
		0.5 mA 满量程输出电流		500		uA
I _{BP}	基本部分, 不包括输出电流		26.8		38.8	uA
DAC 比较参数						
T _{OS}	输出设置时间为 1/2 KSB	(0000000000)->(1111111111)		6	10	us
T _{START}	启动时间			8		us

8.15. UART 特性

表 8-15. UART 特性

VDD=5.0V±10%, VSS=0V, TA = -40°C ~ +125°C (除非额外说明)

参数	环境	极限			单位
		最小	典型	最大	
串行口时钟频率				6	MHz
串行口时钟周期		2			T _{PC}
设置输出数据到时钟上升沿		T _{PC} -20			ns
上升沿后保持输出数据		T _{PC} -10			ns

MG32F02A132/072

上升沿后保持输入数据		0			ns
时钟上升沿到输入数据有效				$T_{PC}-20$	ns

T_{PC} : APB 时钟或 SYS 时钟周期

8.16. SPI 特性

表 8-16. SPI 特性

VDD=5.0V±10%, VSS=0V, TA = -40°C ~ +125°C (除非额外说明)

参数	环境	极限			单位
		最小	典型	最大	
主机模式					
SPI 时钟频率				12	MHz
SPI 时钟高时间		2			T _{PC}
SPI 时钟低时间		2			T _{PC}
DIN 有效到 SPI 时钟转变边沿		2T _{PC} +20			ns
SPI 时钟转变边沿到 DOUT 变化		0			ns
SPI 时钟转变边沿到 DOUT 变化				10	ns
从机模式					
SPI 时钟频率				6	MHz
NSS 下降到第一个 SPI 时钟边沿		2			T _{PC}
最后一个 SPI 时钟边沿到 NSS 上升沿		2			T _{PC}
NSS 下降到 DOUT 有效				4	T _{PC}
NSS 上升到 DOUT High-Z				4	T _{PC}
SPI 时钟高时间		4			T _{PC}
SPI 时钟低时间		4			T _{PC}
DIN 有效到 SPI 时钟采样边沿		2			T _{PC}
SPI 时钟采样边沿到 DIN 变化		2			T _{PC}
SPI 时钟转变边沿到 DOUT 变化				4	T _{PC}
最后一个 SPI 时钟边沿到 DOUT 变化 (仅 CPHA = 1)		1		2	T _{PC}

T_{PC} : APB 时钟或 SYS 时钟周期

DIN: SPI 输入数据信号

DOUT: SPI 输出数据信号

8.17. I2C 特性

表 8-17. I2C 特性

VDD=5.0V±10%, VSS=0V, TA = -40°C ~ +125°C (除非额外说明)

标号	参数	环境	Standard 模式		Fast 模式		Fast 增强模式		单位
			最小	最大	最小	最大	最小	最大	
f _{SCL}	SCL 时钟频率		0	100	0	400	0	1000	KHz
t _{Low}	SCL 时钟的低周期		4.7		1.3		0.5		us
t _{Low_M}	SCL 时钟的低周期 (主机模式)		2		2		2		T_{PC}
t _{Low_S}	SCL 时钟的低周期 (从机模式)		4		4		4		T_{PC}
t _{High}	SCL 时钟的高周期		4.0		0.6		0.26		us
t _{High_M}	SCL 时钟的高周期 (主机模式)		3		3		3		T_{PC}
t _{High_S}	SCL 时钟的高周期 (从机模式)		5		5		5		T_{PC}
t _{HD;STA}	START 状态保持时间		4.0		0.6		0.26		us


t_{SU;STA}	START 状态设置时间		4.7		0.6		0.26		us
t_{HD;DAT}	数据保持时间		0		0		0		us
t_{SU;DAT}	数据设置时间		250		100		50		ns
t_{SU;STO}	STOP 状态设置时间		4.0		0.6		0.26		us
t_{BUF}	START 与 STOP 之间的总线空闲时间		4.7		1.3		0.5		us
t_{VD;DAT}	数据有效时间			3.45		0.9		0.45	us
t_{VD;ACK}	数据有效应答时间			3.45		0.9		0.45	us
t_r	SDA 和 SCL 信号的上升时间			1000		300		120	ns
t_f	SDA 和 SCL 信号的下降时间			300		300		120	ns
C_i	每个 IO 引脚的电容负载			10		10		10	pF

T_{PC} : APB 时钟或 SYS 时钟周期

9. 封装尺寸

9.1. LQFP-80


图 9-1. LQFP-80 (10mm X 10mm)



标号	Mm 单位的尺寸		
	最小	平时	最大.
A	---	---	1.60
A1	0.05	---	0.15
A2	1.35	1.40	1.45
b	0.13	0.18	0.23
c	0.09	---	0.20
D	12.00 BSC		
D1	10.00 BSC		
E	12.00 BSC		
E1	10.00 BSC		
e	0.40 BSC		
L	0.45	0.60	0.75
L1	1.00 REF		
θ	0°	3.5°	7°

9.2. LQFP-64


图 9-2. LQFP-64 (7mm X 7mm)



标号	Mm 单位的尺寸		
	最小	一般	最大
A	---	---	1.60
A1	0.05	---	0.15
A2	1.35	1.40	1.45
b	0.13	0.18	0.23
c	0.09	---	0.20
D	9.00 BSC		
D1	7.00 BSC		
e	0.40 BSC		
E	9.00 BSC		
E1	7.00 BSC		
L	0.45	0.60	0.75
L1	1.00 REF		
θ	0°	3.5°	7°

9.3. LQFP-48

图 9-3. LQFP-48 (7mm X 7mm)



标号	Mm 单位的尺寸		
	最小	一般	最大
A	---	---	1.60
A1	0.05	---	0.15
A2	1.35	1.40	1.45
b	0.17	0.22	0.27
c	0.09	---	0.20
D	9.00 BSC		
D1	7.00 BSC		
E	9.00 BSC		
E1	7.00 BSC		
e	0.50 BSC		
L	0.45	0.60	0.75
L1	1.00 REF		
θ	0°	3.5°	7°

10. 版本历史

修订版 V1.46 (2019_0614)		章节
1	移除“直流特性”章节中的 V_{IH2} , V_{IL2}	8.3
2	更改“SPI 特性”章节中的 D_{OUT} 为 D_{IN}	8.16
修订版 V1.45 (2019_0510)		章节
1	更新通用逻辑 章节中 GPL” 数据字节顺序变更” 的描述	6.10.2
2	更改“直流特性”章节中的 I_{SLP3} , $SL0$ 为 I_{SLP2} , $SL1$	8.3
修订版 V1.44 (2019_0416)		章节
1	更新 特性 章节中 GPL” 数据字节顺序变更” 的描述	
2	更正“复位电路”章节中的 VDD/VSS 描述错误	7.2
3	更改“电气特性”章节中的 E_{GAIN} (偏移错误) 为 E_{FS} (满量程误差)	8.11
修订版 V1.43 (2019_0220)		章节
1	更新“表 6-3. 定时器模块功能表”	6.19.3
修订版 V1.42 (2018_1203)		章节
1	更新“图 2 1. 采购信息”和“表 2-1. 芯片选型表”	2
修订版 V1.41 (2018_1112)		章节
1	在直流特性章节中更新 $I_{op1}/I_{op2}/I_{op7}$ 的内容	8.3
修订版 V1.40 (2018_1106)		章节
1	移除功能“支持硬件侦测从机地址唤醒 STOP 模式”	“特性” 6.20.2
2	增加“芯片型号列表”.	2
3	更新 SLEEP 模式和 STOP 模式的描述	6.2.3
4	在 SPI 章节中的“简介”和“特性”更新时钟速率的描述	6.22.1 6.22.2
5	在直流特性章节中更新和添加 STOP 模式 $I_{stp0}/I_{stp1}/I_{stp3}$ 的内容	8.3
6	更新 IHRC0 特性, ILRC0 特性章节中的” ” 电源电压” ” 的最小值	8.7 8.8
7	在 ILRC0 特性中更新 ILRC0 频率误差和更改” 工厂未校对” 和” 工厂校对”	8.8
8	在 Flash 特性中更新” 电源电压” 最小值, ” Flash 写(擦除/编程)” 和” Flash 擦除/编程周期”	8.10
修订版 V1.31 (2018_0627)		章节
1	更新芯片工作电压范围从“2.0V 到 5.5V 之间”至“1.8V 到 5.5V 之间”	7.1
2	更新“表 7-1”的“晶体振荡电路 C1 & C2 的参考电容”	7.3

MG32F02A132/072

修订版 V1.30 (2018_0504)		章节
1	在定时器章节增加 QEI 模式	6.19
2	支持 SPI 章节的硬件主模式故障检测	6.22
3	为 CPU 工作速度为 0~12MHz 的最小操作电压从 2V 改为 1.8V	8.3
4	为串行口 UART 的最高时钟频率值从 12MHz 改为 6MHz	8.15
5	把 fMCK 的最大值从 36MHz 改为 12MHz，fSCK 的最大值从 18MHz 改为 6MHz.	8.16
修订版 V1.20 (2018_0110)		章节
1	把芯片名称从 MG92G8A132/072 改为 Mg32F02A132/072	
2	更新 GPIO、定时器章节中的特性描述	
3	更新“图 10-1”的图形和订单信息章节的“订单信息”	2
4	在“引脚指南”部分更新 LQFP80/64/48 封装引脚输出图	4.1
5	在封装尺寸章节中更新新格式封装尺寸信息	9
修订版 V1.1 (2017_1229)		章节
1	将文档修改为新格式	
修订版 A2 (2017_1130)		章节
1	更新关于电源、定时器、I2C、SPI 章节的特性描述	2
2	在引脚描述章节中的“引脚定义”和“引脚功能复用表”删除 PD13、PD14 引脚的 TM10_TRGO, TM10_ETR 信号, 和 PC2, PD12, PE2 引脚上的 OBM_P0	5.2, 5.3
3	在 ADC 章节的“简介”和一般描述章节中删除“温度传感器”	1, 7.13.1
4	更新“表 6-2”的“外围存储器边界地址”。	6.3
5	在“时间”章节删除 QEI 功能	7.19.2, 7.19.3, 7.19.4
修订版 A1 (2017_0724)		章节
1	初始版本	

11. 免责声明

在此，笙泉（megawin）代表 “*Megawin Technology Co., Ltd.*”

生命支援— 此产品并不是为医疗、救生或维持生命而设计的，并且当设备系统出现故障时，并不能合理地预示是否会对人身造成伤害，因此，当客户使用或出售用于上述应用的产品时，需要客户自己承担这样做的风险，笙泉公司并不会对不当地使用或出售我公司的产品而造成的任何损害进行赔偿。

更改权 — 笙泉保留产品的如下更改权，其中包括电路、标准单元、与/或软件 — 在此为提高设计的与/或性能的描述或内容。当产品在大批量生产时，有关变动将通过工程变更通知(ECN)进行通知。